集成电路版图设计-反相器-传输门
反相器的版图绘制
反相器的版图绘制一、前言反相器是数字电路中实现逻辑非的逻辑门，其输出电压的逻辑电平与输入电压相反。
反相器在电路中很多应用，比如音频放大、时钟振荡器等。
反相器既可用晶体管来构成，也可由CMOS来充当，这里我们研究的是由一个NMOS器件与一个PMOS器件组成的最简单的CMOS反相器。
CMOS反相器由一个NMOS 器件与一个PMOS器件构成，NMOS与PMOS的栅极连接在一起作为CMOS反相器的输入端，NMOS与PMOS的漏极相连接作为CMOS反相器的输出端，NMOS与PMOS的源极分别接地与接高电平。
二、反相器的版图绘制过程1、前期准备在绘制版图之前，必须要做一些前期准备工作。
首先就是在candence软件中为我们接下来要进行的设计建一个library与一个cell。
然后我们要根据设计好的版图来计算版图中各部分的尺寸大小。
对于反相器的版图绘制过程来说，就是确定NMOS与PMOS的器件长度与宽度，器件中接触孔、金属、多晶硅的尺寸以及其与有源区的相对位置。
2、版图绘制对于CMOS反相器的版图，可以将其两个主要部分——NMOS与PMOS，然后便是两个器件之间的连接部分、NMOS源极接地部分与PMOS源极接高电平的部分以及反相器的输入、输出端。
Ⅰ）、NMOS部分首先进行NMOS部分的版图绘制。
选中n型有源区ndiff，按快捷键R画一个宽4.8um，高3.6um的矩形（如图1所示）。
然后选中多晶硅poly，按快捷键P画一个宽0.6um，高4.2um的矩形多晶硅区，接着按K键，从有源区左边缘拉一条2.1um的标尺，从有源区的上端和下端各向外拉一条长0.6um的标尺，再根据标尺移动多晶硅，使其左边缘距有源区的左侧2.1um，且多晶硅上、下边缘分别超出有源区的上、下边缘0.6um（如图2所示）。
接着选中接触孔contact，画出四个长宽均为0.6um的矩形，将其分别放置到四个角，使其距有源区两侧都为0.9um（如图3所示）。
8 CMOS反相器和传输门
NM L =| VIL ,max − VOL ,max |
高噪声容限（NMH） 驱动门的最小输出高电平（VOH，min）与被驱动门的最小 输入高电平（VIH，min）之差的绝对值。即
NM H =| VOH ,min − VIH ,min |
驱动门 逻辑高电平 输出范围 被驱动门 VOH，min NHH VIH，min VIL，max NHL 逻辑低电平 输出范围 VOL，max 逻辑低电平 输入范围
Vi (t )
VDD
VO (t )
td
0.5VDD
t
VDD 0.9VDD 0.1VDD t
tf
tr
1. 下降时间 输入电压Vi（t）: 0→VDD，输出电压Vo（t）: VDD → 0。 NMOS工作点的移动轨迹：开始（Vi=0）M1截止，负载 电容充电到VDD，对应于X1点；当输入为VDD时，M1导通， M2截止，工作点变化到X2，负载电容开始放电，工作点沿 VGS=VDD的特性曲线向原点（X3）移动。
逻辑高电平 输入范围
CMOS反相器的直流噪声容限 定义的方法之一：用单位增益点来定义。 在电压传输特性曲线上： A区和E区，电路增益为0； 在转变区（B、D区）存在
∂VO = −1 ∂Vi
∂VO =0 ∂Vi
VO VDD
∂VO = −1 ∂Vi
的两个点，即单位
增益点，以这两个点对应的 输入电压作为VIL和VIH。 对下列方程求导，并令
第8章 CMOS反相器和CMOS传输门
8.1 CMOS反相器 8.2 CMOS传输门
8.1 CMOS反相器
8.1.1 CMOS反相器的直流特性
1. 结构和基本特性 电路图:
VDD Vi
符号:
集成电路版图设计(反向提取与正向设计)
集成电路设计综合实验报告班级：微电子学1201班姓名：学号：日期：2016年元月13日一.实验目的1、培养从版图提取电路的能力2、学习版图设计的方法和技巧3、复习和巩固基本的数字单元电路设计4、学习并掌握集成电路设计流程二.实验内容1. 反向提取给定电路模块（如下图所示），要求画出电路原理图，分析出其所完成的逻辑功能，并进行仿真验证；再画出该电路的版图，完成DRC验证。
2. 设计一个CMOS结构的二选一选择器。
（1）根据二选一选择器功能，分析其逻辑关系。
（2）根据其逻辑关系，构建CMOS结构的电路图。
（3）利用EDA工具画出其相应版图。
（4）利用几何设计规则文件进行在线DRC验证并修改版图。
三.实验原理1. 反向提取给定电路模块方法一:直接将版图整体提取（如下图）。
其缺点：过程繁杂,所提取的电路不够直观,不易很快分析出其电路原理及实现功能。
直接提取的整体电路结构图方法二：将版图作模块化提取，所提取的各个模块再生成symbol，最后将symbol按版图连接方式组合成完整电路结构（如下图）。
其优点：使电路结构更简洁直观、结构严谨、层次清晰，更易于分析其原理及所实现的功能。
CMOS反相器模块CMOS反相器的symbolCMOS传输门模块 CMOS传输门的symbolCMOS三态门模块 CMOS三态门的symbolCMOS与非门模块 CMOS与非门的symbol各模块symbol按版图连接方式组合而成的整体电路经分析可知，其为一个带使能端的D锁存器，逻辑功能如下:①当A=1，CP=0时，Q=D，Q—=D—；②当A=1，CP=1时，Q、Q—保持；③当A=0，Q=0，Q—=1。
2.CMOS结构的二选一选择器二选一选择器（mux2）的电路如图所示，它的逻辑功能是：①当sel=1时，选择输入A通过，Y=A；②当sel=0时，选择输入B通过，Y=B。
二选一选择器（mux2）由三个与非门（nand）和一个反相器（inv）构成(利用实验1 的与非门和反相器symbol即可)。
北大集成电路版图设计课件_第9章集成电路版图设计实例
2
1
2
1
2
3
1
3
2
3
1
3
R1和R2的共质心结构版图设计
加入R3后的共质心版图设计
49
9.7带隙基准源版图实例
总体版图实例
比例电阻
运算放大器
1:8 晶体管
50
9.8芯片总体设计
首先，在总体版图的布局上，尽量将数字部分远离模拟部分，如果 总体电路中模拟部分偏多，则在版图设计中将数字部分放在靠边的位 置，而且把模拟部分中最容易被数字干扰的部分放到离数字部分最远 的位置，同时在数字部分和模拟部分中间用接地的衬底接触来进行隔 离，反之亦然。 其次，采用隔离环设计，对每个单元模块都用一层接地的衬底接触， 一层接电源的N阱构成的隔离环来进行隔离。对于整个模拟部分和数 字也分别采用相同的隔离环隔离，数字电路的隔离环可以吸收数字电 路的衬底噪声，从而可以减少通过衬底串扰到模拟电路的衬底噪声。 隔离环包的层数越多，理论上吸收衬底噪声效果越好。但是要避免数 字电路的p隔离环紧靠模拟电路的p型隔离环，因为在这种情况下数字 地的噪声会串扰到模拟地。从而使模拟地受到干扰。
1.反相器-并联反相器的版图
直接并联
共用漏区
7
9.2 数字版图设计实例
2.与非门
VCC A Q1 Q2 OUT B Q3
Q4
按电路图转换
MOS管水平走向设计
8
9.2 数字版图设计实例
3.或非门
VCC A Q1
B
Q2 OUT Q3 Q4
按电路图转换
MOS管水平走向设计
9
9.2 数字版图设计实例
4.传输门
25
9.5静电保护电路设计实例
集成电路版图设计-反相器-传输门
集成电路版图设计实验报告学院：电气与控制工程学院班级: XXXXＸXXXXX 学号：ＸXＸXＸＸXX 姓名：XXXX完成日期：２015年1月22日一、实验要求1、掌握Lｉnux常用命令（cd、lｓ、ｐwｄ等)。
（1)ｃd命令。
用于切换子目录。
输入cd并在后面跟一个路径名,就可以直接进入到另一个子目录中；cｄ..返回根目录;cd返回主目录。
（2）ｌｓ命令。
用于列出当前子目录下所有内容清单。
(3)pwｄ命令。
用于显示当前所在位置。
2、掌握集成电路设计流程。
模拟集成电路设计的一般过程：(1)电路设计。
依据电路功能完成电路的设计。
（２)前仿真。
电路功能的仿真，包括功耗,电流，电压，温度,压摆幅,输入输出特性等参数的仿真。
（3)版图设计(Ｌａｙｏut)。
依据所设计的电路画版图。
一般使用Cadencｅ软件。
（4)后仿真。
对所画的版图进行仿真,并与前仿真比较，若达不到要求需修改或重新设计版图。
（5）后续处理。
将版图文件生成GDＳIＩ文件交予Fｏundry流片。
3、掌握Caｄence软件的使用（1）使用Ｃadence SchemａｔicＥdiｔoｒ绘制原理图。
（2）由Schematｉc产生symboｌ。
（3）在测试电路中使用AnａloｇEnｖirｏnｍent工具进行功能测试。
（4）使用Cａｄence Ｌａyout Editoｒ根据原理图绘制相应版图,以0.6umCＭOS设计规则为准。
（5）对所设计的版图进行DRC验证，查错并修改。
以PMOS为例，部分设计规则如下:(uｍ)Ｎ-Wｅｌl包含P+Actｉｖe的宽度:１.8MOＳ管沟道最小宽度:０．７5最小长度：0.6Ａctivｅ区伸出栅极Pｌoｙ的最小延伸长度:0．5Conｔaｃｔ最小尺寸：0．6＊０.６Coｎｔact与Contａｃｔ之间的最小间距:０.7Ａctｉve包最小尺寸Cｏntact的最小宽度：0.4 非最小尺寸Cｏntac ｔ的最小宽度：0．6Actｉve上的Contａｃｔ距栅极Poly1的最小距离:0.6Metal1包最小尺寸的Contact:０.3Mｅｔal１与Metａl１之间的最小间距:0.8二、实验内容1、CMＯS反相器设计（电路设计、仿真、版图设计、验证）2、CMOS传输门设计（电路设计、仿真、版图设计、验证)三、实验结果1、CMOＳ反相器（１）Ｓｃｈematｉｃ当输入端in输入高电平时,ＭOＳ管M１截止，M２导通，输出端o ｕｔ输出低电平。
集成电路课程设计--cmos反相器的电路设计及版图设计
目录摘要 (3)绪论 (5)1软件介绍及电路原理 (6)1.1软件介绍 (6)1.2电路原理 (6)2原理图绘制 (8)3电路仿真 (10)3.1瞬态仿真 (10)3.2直流仿真 (11)4版图设计及验证 (12)4.1绘制反相器版图的前期设置 (12)4.2绘制反相器版图 (13)4.3 DRC验证 (15)结束语 (17)参考文献 (18)摘要CMOS技术自身的巨大发展潜力是IC高速持续发展的基础。
集成电路制造水平发展到深亚微米工艺阶段，CMOS的低功耗、高速度和高集成度得到了充分的体现。
本文将简单的介绍基于ORCAD和L-EDIT的CMOS反相器的电路仿真和版图设计，通过CMOS反相器的电路设计及版图设计过程，我们将了解并熟悉集成电路CAD的一种基本方法和操作过程。
关键词：CMOS反相器ORCAD L-EDIT版图设计AbstractThe huge development potential of CMOS technology itself is the foundation of sustainable development of IC high speed. The manufacturing level of development of the integrated circuit to the deep sub micron technology, CMOS low power consumption, high speed and high integration have been fully reflected. In this paper, the circuit simulation and layout design of ORCAD and L-EDIT CMOS inverter based on simple introduction, through the circuit design and layout design process of CMOS inverter, we will understand and a basic method and operation process, familiar with IC CAD.Keywords: CMOS inverter layout ORCAD L-EDIT绪论20世纪是IC迅速发展的时代。
第14章版图设计基础(半导体集成电路共14章)讲解
AHDL
SPECTURE
逻辑图
寄存器传输级 描述 寄存器传输级 模拟与验证
综合 逻辑模拟 与验证
DC modelsim
SPICE/ SPECTURE
电路图
电路模拟 与验证
版图生成
CADENCE的Virtuso
APOLLO(自动)
版图几何设计规则和 电学规则检查
同右
网表一致性检 查和后仿真
4.PAD单元
PAD单元部分包括： （1）绑定金属线所需的 可靠连接区域 （2）ESD保护结构 （4）与内部电路相连的 接口 （3）输入、输出缓冲器
（1）绑定金属线所需的可靠连接区域
（2）ESD保护结构 ESD:ElectroStatic Discharge
输入I/O栅保护电路
其余ESD保护电路见P397
Dog Bone
接触孔 ：
CON.1 最大/最小接触孔尺寸 CON.2 接触孔最小间距 CON.3 CON.5 扩散区的接触孔与边沿的距 离 多晶硅栅上的接触孔到多晶 硅栅边界的距离 0.40x0.40
CON.5 CON.2 CON.3 CON.1 CON.6 CON.5 Legend Comp Poly 2 Contact
PAD 3.13 PAD.3.14
M3
Via2
M2
via1
M1
键合点（PAD）
PAD.1 PAD.2 PAD.3.1
宽度 间距 顶层金属四周覆盖键合点距离
70 30 2.5
说明：实际版图中的pad都是有保护电路的，且厂商会 提供经过若干次实验的电路。
二、版图设计步骤(人工)
版图检查与验证
总体版图
半导体 集成电路
反相器 传输门
CMOS反相器MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。
由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。
为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即V DD ＞(VTN＋|VTP|) 。
CMOS反相器工作原理首先考虑两种极限情况：当vI 处于逻辑0时，相应的电压近似为0V；而当vI处于逻辑1时，相应的电压近似为VDD。
假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管。
但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
下图分析了当vI =VDD时的工作情况。
在TN的输出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上，叠加一条负载线，它是负载管TP在 vSGP=0V时的输出特性iD－vSD。
由于vSGP ＜VT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。
两条曲线的交点即工作点。
显然，这时的输出电压vOL≈0V（典型值＜10mV ，而通过两管的电流接近于零。
这就是说，电路的功耗很小（微瓦量级）下图分析了另一种极限情况，此时对应于vI ＝0V。
此时工作管TN在vGSN＝0的情况下运用，其输出特性iD－vDS几乎与横轴重合，负载曲线是负载管TP在vsGP＝VDD 时的输出特性iD－vDS。
由图可知，工作点决定了VO＝VOH≈VDD；通过两器件的电流接近零值。
可见上述两种极限情况下的功耗都很低。
由此可知，基本CMOS 反相器近似于一理想的逻辑单元，其输出电压接近于零或+V DD ，而功耗几乎为零。
CMOS 反相器传输特性下图为CMOS 反相器的传输特性图。
图中V DD =10V ，V TN =|V TP |=V T =2V 。
由于 V DD ＞（V TN ＋|V TP |），因此，当V DD -|V TP |>vI>V TN 时,T N 和T P 两管同时导通。
集成电路版图设计报告
北京工业大学集成电路板图设计报告姓名：张靖维学号：12023224 2015年6 月1日目录目录 (1)1 绪论 (2)1.1 介绍 (2)1.1.1 集成电路的发展现状 (2)1.1.2 集成电路设计流程及数字集成电路设计流程 (2)1.1.3 CAD发展现状 (3)2 电路设计 (4)2.1 运算放大器电路 (4)2.1.1 工作原理 (4)2.1.2 电路设计 (4)2.2 D触发器电路 (12)2.2.1 反相器 (12)2.2.2 传输门 (12)2.2.3 与非门 (13)2.2.4 D触发器 (14)3 版图设计 (15)3.1 运算放大器 (15)3.1.1 运算放大器版图设计 (15)3.2 D触发器 (16)3.2.1 反相器 (16)3.2.2 传输门 (17)3.2.3 与非门 (17)3.2.4 D触发器 (18)4 总结与体会 (19)1 绪论随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。
而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。
在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。
1.1 介绍1.1.1集成电路的发展现状2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。
随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。
、1.1.2集成电路设计流程及数字集成电路设计流程集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。
芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。
集成电路版图设计项目教程 项目3 反相器版图设计
Assura和Mentor的Calibre验证工具等。
2022/3/19
项目3 反相器版图设计
➢ 2.Pitch计算用金属布线通孔与通孔的距离。这时，Pitch值 的计算公式为最小间距(0.5μm) + 2倍的金属布线M2包围通 孔的最小包围0.15μm + 布线宽度(0.6μm)=1.4μm。
➢ 3.Pitch计算用金属布线中心线与通孔的距离。这时，Pitch 值的计算公式为最小间距(0.5μm) + 1倍的金属布线M2包围 通孔的最小包围0.15μm + 布线宽度(0.6μm)=1.25μm。
1.PDK主要包含： ➢ 1.器件模型(Device Model)：由Foundry提供的仿真模型文件； ➢ Symbols & View：用于原理图设计的符号，参数化的设计单元都通过了Spice仿真的验证； ➢ 2.CDF(Component Description Format,组件描述格式) & Callback：器件的属性描述文件，定义了器件类型、
器件名称、器件参数及参数调用关系函数集Callback、器件模型、器件的各种视图格式等； ➢ 3.Pcell(Parameterized Cell，参数化单元)：它由Cadence的Skill语言编写，其对应的版图通过了DRC和LVS
验证，方便设计人员进行Schematic Driven Layout(原理图驱动的版图)设计流程； ➢ 4.技术文件(Technology File)：用于版图设计和验证的工艺文件，包含GDSII的设计数据层和工艺层的映射
《集成电路版图设计》(第二章)PPT课件
方式二：选择Attach
基于Cadence系统的 全定制版图设计基础
基于Cadence系统的 全定制版图设计基础
三、显示文件准备
LSW窗口：
✓ nwell是N 阱，PMOS管做在N阱中； ✓ ndiff是N型扩散区，也叫N型有源区（active），用来做NMOS管； ✓ pdiff是P型扩散区，也叫P型有源区，用来做PMOS管； ✓ nimp是N型扩散区注入层； ✓ pimp是P型扩散区注入层； ✓ poly是多晶层，主要用来做管子的栅极； ✓ cont是接触孔contact； ✓ metal1是一铝层； ✓ via1是一铝层和二铝层之间的连接孔，称为通孔； ✓ metal2是二铝层； ✓ pad是压焊点所在的层； ✓ 其它还包括一些特殊器件上的标识层等等
3、单元的宽长比设 置原则——最常见 宽长比的设置
逻辑图中每一 个管子宽长比 的设置
基于Cadence系统的 全定制版图设计基础
3、单元的宽长 比设置原则— —最常见宽长 比的设置（续）
单元符号的建立和 Label的设置
基于Cadence系统的 全定制版图设计基础
3、单元的宽长比 设置原则——其它 宽长比的设置
基于Cadence系统的 全定制版图设计基础
第一部分、D508项目逻辑图的准备
一、逻辑图输入工具启动
二、一个传输门逻辑图及符 号的输入流程
三、D508项目单元逻辑图的准备 四、D508项目总体逻辑图的准备
第二部分、D508项目版图输入准备
一、设计规则准备 二、工艺文件准备 三、显示文件准备
第三部分、版图设计步骤及操作
三、显示文件准备（续）
基于Cadence系统的 全定制版图设计基础
Display Resource Editor 窗口：
集成电路版图设计报告
北京工业大学集成电路板图设计报告姓名：张靖维学号：12023224 2015年6 月1日目录目录 (1)1 绪论 (2)1.1 介绍 (2)1.1.1 集成电路的发展现状 (2)1.1.2 集成电路设计流程及数字集成电路设计流程 (2)1.1.3 CAD发展现状 (3)2 电路设计 (4)2.1 运算放大器电路 (4)2.1.1 工作原理 (4)2.1.2 电路设计 (4)2.2 D触发器电路 (12)2.2.1 反相器 (12)2.2.2 传输门 (12)2.2.3 与非门 (13)2.2.4 D触发器 (14)3 版图设计 (15)3.1 运算放大器 (15)3.1.1 运算放大器版图设计 (15)3.2 D触发器 (16)3.2.1 反相器 (16)3.2.2 传输门 (17)3.2.3 与非门 (17)3.2.4 D触发器 (18)4 总结与体会 (19)1 绪论随着晶体管的出现，集成电路随之产生，并极大地降低了电路的尺寸和成本。
而由于追求集成度的提高，渐渐设计者不得不利用CAD工具设计集成电路的版图，这样大大提高了工作效率。
在此单元中，我将介绍集成电路及CAD发展现状，本次课设所用EDA工具的简介以及集成电路设计流程等相关内容。
1.1 介绍1.1.1集成电路的发展现状2014年，在国家一系列政策密集出台的环境下，在国内市场强劲需求的推动下，我国集成电路产业整体保持平稳较快增长，开始迎来发展的加速期。
随着产业投入加大、技术突破与规模积累，在可以预见的未来，集成电路产业将成为支撑自主可控信息产业的核心力量，成为推动两化深度融合的重要基础。
、1.1.2集成电路设计流程及数字集成电路设计流程集成电路设计的流程一般先要进行软硬件划分，将设计基本分为两部分：芯片硬件设计和软件协同设计。
芯片硬件设计包括：功能设计阶段，设计描述和行为级验证，逻辑综合，门级验证（Gate-Level Netlist Verification），布局和布线。
集成电路原理与设计课件4.8传输门逻辑电路
传输门组合逻辑 传输门阵列 传输门逻辑形式（CPL和DPL）
1
传输门的逻辑特点
C A
一C个1 MOSC管2 可以看作一个可控C1 Y A 开关(传输管) ，Y=YCA+CAZ
C1
C2
Y
A
C1
两个传输管串联
Y
A
Y
YB=C1C2A+C1C2Z
B C2
C2
C1
C2
Y
A
B
Y 两个传输管并联 Y=C1A+C2B+C1C2X+C1+C2Z
缺点：比CPL
用的管子多。
A BBA ABB A
C
C
C
C
Y
Y
Multiplexer
17
几种传输门电路的比较
18
其他传输门逻辑形式
文献报道了很多种基 于传输门的逻辑形式
CPL和DPL有所应用
19
本节小结
传输门组合逻辑-异或/多路器 传输门阵列-应用特例 传输门逻辑-多种新结构，应用有限
B
同时导通
C2
传输门结构
3
用传输门实现组合逻辑
用传输门实现2输入或门的电路 问题：为什么M1不用CMOS传输门
4
传输门组合逻辑
VDD M P1
MP2
传输门结构灵活，可以用较 A 少的器件实现逻辑功能
传输门级联，速度平方退化
实际的传输门电路一般需要 输出端加反相器
传输门结构与或逻辑一般不 如互补CMOS结构高效
13
逻辑形式
可以实现任意逻辑的一种器件排列方法
互补CMOS逻辑 各种传输门逻辑 Domino逻辑
集成电路版图设计-反相器-传输门
集成电路版图设计实验报告学院：电气与控制工程学院班级：XXXXXXXXXX 学号：XXXXXXXX 姓名：XXXX完成日期：2015年1月22日一、实验要求1、掌握Linux常用命令（cd、ls、pwd等）。
（1）cd命令。
用于切换子目录。
输入cd并在后面跟一个路径名，就可以直接进入到另一个子目录中；cd..返回根目录；cd返回主目录。
（2）ls命令。
用于列出当前子目录下所有内容清单。
（3）pwd命令。
用于显示当前所在位置。
2、掌握集成电路设计流程。
模拟集成电路设计的一般过程：（1）电路设计。
依据电路功能完成电路的设计。
（2）前仿真。
电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。
（3）版图设计（Layout）。
依据所设计的电路画版图。
一般使用Cadence 软件。
（4）后仿真。
对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图。
（5）后续处理。
将版图文件生成GDSII文件交予Foundry流片。
3、掌握Cadence软件的使用（1）使用Cadence Schematic Editor绘制原理图。
（2）由Schematic产生symbol。
（3）在测试电路中使用Analog Environment工具进行功能测试。
（4）使用Cadence Layout Editor根据原理图绘制相应版图，以0.6umCMOS设计规则为准。
（5）对所设计的版图进行DRC验证，查错并修改。
以PMOS为例，部分设计规则如下：（um）N-Well包含P+Active的宽度：1.8MOS管沟道最小宽度：0.75 最小长度：0.6Active区伸出栅极Ploy的最小延伸长度：0.5Contact最小尺寸：0.6*0.6Contact与Contact之间的最小间距：0.7Active包最小尺寸Contact的最小宽度：0.4 非最小尺寸Contact的最小宽度：0.6Active上的Contact距栅极Poly1的最小距离：0.6Metal1包最小尺寸的Contact：0.3Metal1与Metal1之间的最小间距：0.8二、实验内容1、CMOS反相器设计（电路设计、仿真、版图设计、验证）2、CMOS传输门设计（电路设计、仿真、版图设计、验证）三、实验结果1、CMOS反相器（1）Schematic当输入端in输入高电平时，MOS管M1截止，M2导通，输出端out 输出低电平。
实验十一：CMOS传输门的版图设计
实验十一：CMOS 传输门的版图设计一、实验目的1．熟练使用L-Edit 软件； 2．熟悉设计规则； 3．了解版图设计流程。
二、预习要求1．了解不同颜色代表的不同图层； 2．了解设计规则；3．了解传输门布局图结构形式。
三、实验内容1．使用L-Edit 编辑CMOS 传输门的版图； 2．进行DRC 检查； 3．导出SPICE 文件；4．使用T-SPICE 仿真，验证版图是否正确； 5．分析仿真结果。
四、实验报告要求实验报告包括以下内容：1．CMOS 传输门的电路图和完整版图 2．在进行DRC 检查过程中出现的错误； 3．导出的SPICE 文件； 4．T-SPICE 仿真结果； 5．试验中的心得与体会。
五、CMOS 传输门1．真值表：2．逻辑表达式：CA+CX YC A Y 0 0 X 0 1 X 1 0 0 111A Y5．波形图：六、操作步骤：1．新建文件夹：在电脑E盘新建文件夹，文件夹名为ex11。
2．打开L-Edit软件：在桌面上双击L-Edit v13.0快捷键，打开L-Edit v13.0软件，如图所示。
3．另存新文件：选择File——Save As命令，打开“另存为”对话框，在“保存在”下拉列表框中选择存储目录（存储在刚才新建的文件夹ex11中），在“文件名”文本框中输入新文件名称，例如：ex11。
4．取代设定：选择File——Replace Setup命令，单击出现的对话框的From file下拉列表右侧的Browser按钮，选择d:\My Documents\Tanner EDA\Tanner Toolsv13.0\L-Edit and LVS\SPR\Lights\Layout\lights.tdb文件，如图所示，再单击OK按钮。
接着出现一个警告对话框，按确定按钮，就可将lights.tdb文件的设定选择性应用在目前编辑的文件，包括格点设定、图层设定等。
5．重新命名：将Cell0的名称重新命名，可选择Cell——Rename命令，打开Rename Cell Cell0 对话框，将cell0名称改成CMOSTG。
第九章----版图设计实例
(2) 带置位端的D触发器
电路图 版图
特点：器件仍分 为4层，CP和CPb也 位于上下两边，并且 在CP多晶的上方增 加一条水平的多晶作 为复位（R）。CPb 线在水平和垂直方向 的连接采用金属过渡。 主触发器采用钟控或 非门，节省一根金属 连线。
4. CMOS放大器
(4) 与或非门(AOI)
电路图
版图
提示：设计AOI或OAI的版图，一定要熟练掌握MOS管串联和并联的画法后进行， 看清每个MOS管的输入信号，用棍棒图画出草图后再画版图。
(5) 或与非门（OAI)
电路图
版图
提示：对比AOI和OAI电路图和版图的区别和画法，巩固和熟练掌握CMOS复联 电路版图的画法。
中心区域多晶交叉连接细节图
M3和M4的宽长比很大，M3a、M3b、M4a和M4b都采用多管并联的结构。这四 个MOS管的源已经连接到Metal1导线，为了避免和Metal1交叉短路, M3和M4的漏极 要用Metal2连接。Metal2有很多通孔和很宽的导线，使电流能够顺利通过。
为了实现对称，将M5也分割为M5a和M5b。
电路图
五个器件的布局
分割输入器件实现四方交叉：将M3变为M3a和M3b，M4变为M4a和M4b，就可 以实现四方交叉，保证输入器件的对称性。
由于全部电流都要通过输入晶体管中的每一个，例如，有时整个电流完全在
M3，当差分信号关断时，M3关断M4接通，整个电流又完全在M4，信号每摆动 一次就切换一次，为了承受这一电流，在M3和M4之间的金属线需要达到一定的 宽度，采用二条金属线连接M3和M4的源极，并且从M4b和M3b的中间向下，这 样，M3导通时电流将通过M3a和M3b，即它的两半把电流向下送到中心导线。
反相器电路版图及特性共27页文档
反相器的反转点(了解）
(1) 反相器的输入信号和输出信号相等的点叫反转点。
(2) 在反转点流过NMOS和PMOS的电流相等。
(3) Therefore VSP is given by:
b b 2 nV S P V TH 2 N 2 pV D D V S P V TH 2P VSP
bn bp
反相器电路版图及特性
•
26、我们像鹰一样，生来就是自由的 ，但是 为了生 存，我 们不得 不为自 己编织 一个笼 子，然 后把自 己关在 里面。 ——博 莱索
•
27、法律如果不讲道理，即使延续时 间再长 ，也还 是没有 制约力 的。— —爱·科 克
•
28、好法律是由坏风俗创造出来的。 ——马 克罗维 乌斯
3
2
5
W(器件沟道宽度)
➢CMOS Process Layers(CMOS 工艺层次)
Layer
Well (p,n) Active Area (n+,p+) Select (p+,n+) Polysilicon Metal1 Metal2 Contact To Poly Contact To Diffusion Via
VT
HN VDDVT
HP
1
bn bp
Power Consumption
(1)功耗和频率f成正比，和VDD2成正比。
P av V g D ID av C g LT o V D a 2 d D C Lo V D a 2d fD clk
3、反相器的版图
单个晶体管版图
Transistor
1
L(沟道长度)
(2) 当Vin=‘1’时，VGS2=0V, VGS1=+5V |VGS2|<|Vthp|, VGS1>Vthn PMOS截止 NMOS导通 output=‘0’
单管CMOS传输门的线路与版图设计
tgn直流分析波形图：P管单管传输门线路图tgp：tgp瞬时分析波形图：tgp直流分析波形图：CMOS传输门版图设计：CMOS传输门瞬时分析波形图：CMOS 传输门直流分析波形图：课程名称Course集成电路设计技术 项目名称 Item单管、CMOS 传输门的 线路与版图设计目的 Objective1. 掌握在S-EDIT 中进行IC 线路设计与方法；2. 掌握N 管和P 管单管传输门的电路结构与传输过程；3. 掌握CMOS 传输门电路的结构与传输过程；4. 掌握利用T-SPICE 进行电路直流和瞬时仿真的方法与步骤；5. 学习对电路时序图的理解；6. 掌握CMOS 传输门的版图设计流程与方法；7.CMOS 传输门版图设计规则检查（DRC ）与仿真的步骤、方法。
内容（方法、步骤、要求或考核标准及所需工具、设备等）一、 实训设备与工具1． PVI 计算机一台；2． Tanner Pro 集成电路设计软件二、 实训方法、步骤与要求1． N 管和P 管单管传输门线路图设计1）进入S-EDIT程序2）打开CMOS反相器模块3）复制为新的设计模块tgp或tgn4）修改电路中MOS管栅、漏、源、衬底与电源、地和信号源之间的连接，分别构成P管和N 管单管传输门电路，注意D、G、S、B均需要妥善处置2．P管和N管单管传输门分析模拟1）进入T-SPICE程序2）加载包含文件，即引用1.25um的CMOS流程组件模型文件“ml2_125.md”3）设定电源电压：Edit Insert Command Voltage Source Constant4）设定输入信号：Edit Insert Command Voltage Source Pulse5）分析设定：Edit Insert Command Analysis Transient6）输出设定：Edit Insert Command Output Transient Results7）进行瞬时模拟8）观察分析电路的瞬时分析结果9）重新设定输入信号：Edit Insert Command Voltage Source Pulse10）分析设定：Edit Insert Command Analysis DC Transfer Sweep11）输出设定：Edit Insert Command Output DC Results12）进行直流模拟13）观察分析电路的直流分析结果，包括电压和电流直流分析结果3. CMOS传输门线路图设计1)进入S-EDIT程序2)打开CMOS反相器模块3)复制为新的设计模块tg4)修改电路中MOS管栅、漏、源、衬底与电源、地和信号源之间的连接，构成CMOS传输门电路，注意D、G、S、B均需要妥善处置4. 同2中步骤进行CMOS传输门的瞬时和直流分析，并与NMOS管或PMOS管传输门进行性能比较，分析性能差异的原因。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路版图设计
实验报告
学院：电气与控制工程学院班级：XXXXXXXXXX 学号：XXXXXXXX 姓名：XXXX
完成日期：2015年1月22日
一、实验要求
1、掌握Linux常用命令（cd、ls、pwd等）。
（1）cd命令。
用于切换子目录。
输入cd并在后面跟一个路径名，就可以直接进入到另一个子目录中；cd..返回根目录；cd返回主目录。
（2）ls命令。
用于列出当前子目录下所有内容清单。
（3）pwd命令。
用于显示当前所在位置。
2、掌握集成电路设计流程。
模拟集成电路设计的一般过程：
（1）电路设计。
依据电路功能完成电路的设计。
（2）前仿真。
电路功能的仿真，包括功耗，电流，电压，温度，压摆幅，输入输出特性等参数的仿真。
（3）版图设计（Layout）。
依据所设计的电路画版图。
一般使用Cadence 软件。
（4）后仿真。
对所画的版图进行仿真，并与前仿真比较，若达不到要求需修改或重新设计版图。
（5）后续处理。
将版图文件生成GDSII文件交予Foundry流片。
3、掌握Cadence软件的使用
（1）使用Cadence Schematic Editor绘制原理图。
（2）由Schematic产生symbol。
（3）在测试电路中使用Analog Environment工具进行功能测试。
（4）使用Cadence Layout Editor根据原理图绘制相应版图，以
0.6umCMOS设计规则为准。
（5）对所设计的版图进行DRC验证，查错并修改。
以PMOS为例，部分设计规则如下：（um）
N-Well包含P+Active的宽度：1.8
MOS管沟道最小宽度：0.75 最小长度：0.6
Active区伸出栅极Ploy的最小延伸长度：0.5
Contact最小尺寸：0.6*0.6
Contact与Contact之间的最小间距：0.7
Active包最小尺寸Contact的最小宽度：0.4 非最小尺寸Contact的最小宽度：0.6
Active上的Contact距栅极Poly1的最小距离：0.6
Metal1包最小尺寸的Contact：0.3
Metal1与Metal1之间的最小间距：0.8
二、实验内容
1、CMOS反相器设计（电路设计、仿真、版图设计、验证）
2、CMOS传输门设计（电路设计、仿真、版图设计、验证）
三、实验结果
1、CMOS反相器
（1）Schematic
当输入端in输入高电平时，MOS管M1截止，M2导通，输出端out 输出低电平。
当输入端in输入低电平时，MOS管M1导通，M2截止，输出端out输出低电平，即可实现反相功能。
（2）Symbol
（3）测试电路
测试结果
由图可看出，当输入端x输入高电平时，输出端y输出低电平，输入端x输入低电平时，输出端y输出高电平，可实现反相功能。
（2）Layout
由设计规则和原理图可得如下图。
2、CMOS传输门
（1）Schematic
当c为低电平时，M0、M1截止；传输门相当于开关断开。
当c=vdd，c’=0v时，Vin由0~（vdd-vt）范围变化时M1导通，Vin由（vdd-vt）~vdd范围变化时M0导通，即Vin在0~vdd范围变化时，M0、M1中至少有一个管子导通，使V out=Vin；传输门相当于开关闭合。
（2）Symbol
（2）测试电路
测试结果
由图可得，当c为低电平，c’为高电平时，V out无输出，当c为高电平，c’为低电平时，V out=Vin。
可实现传输门功能。
(3)Layout
由设计规则和原理图可得如下图。
四、问题与解决
在测试电路进行仿真时，每次设置输入信号很麻烦。
可以通过直接加信号源来解决。
五、心得体会
经过两周的集成电路版图设计的学习，我又学习了一项集成电路设计软件——Cadence的使用。
Cadence软件功能强大，可以实现电路设计、仿真、版图设计、验证等功能。
这两周的学习中遇到很多困
难。
Cadence软件必须在Linux系统中运行，所以为了方便学习使用，我在电脑上安装了虚拟机来虚拟Linux系统。
这两周的学习中遇到很多困难。
在第一天学习使用Linux常用命令时，由于最初只是看书，混淆了一些指令和符号，所以得到的总是command not found，经过老师的示范，我终于清楚命令应该怎么输入和使用。
经过半个小时的练习，我已经对Linux常用命令非常熟悉。
接下来的Schematic设计以及生成symbol根据书上的内容很容易便学会了，但是在进行仿真的时候又出了问题，虽然看了老师的示范，但是步骤繁多，下课以后完全不会做了，之后看了几遍同学的示范，清楚了每个步骤的目的，发现这个仿真过程和以前学过的EDA软件的仿真过程基本相同，便学会了仿真。
万事开头难，在完成了电路的设计和验证之后，版图设计又遇到了问题，书上的内容看不懂，也没有具体过程，完全不知道如何画出一个MOS管，纠结了两天，终于借到一本过程很详细的参考书，按照上面的步骤画出了一个像模像样的MOS管，学会一个，其他的便都得心应手。
学会了功能强大的Cadence软件的基本使用我很高兴，虽然这次的设计内容非常简单，但是这仅仅是一个开始，对以后的学习和工作都有很大的作用。
遇到困难要及时解决，这样在学习过程中才能不断进步。