《NO52同步时序电路》PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在这两个寄存器中，数码的各位是并行输入 的，寄存器寄存的数码也是并行输出的。
74175型四D触发器的逻辑图
输出
Q4
F4 1D C1 Rd
Q3
F3 1D C1 Rd
Q2
F2 1D C1 Rd
Q1
F1 1D C1
Rd 置0
CK
D1
D2
D3
D4
输入
Rd是异步清零控制端。
D1～D4是并行数据输入端，CK为时钟脉冲端。
据，在每个移位脉冲的作用下，向左或向右移 动一位。根据移位方向，常把它分成三种：
左移 寄存器
(a)
右移 寄存器
(b)
双向 移位 寄存器
(c)
根据移位数据的输 FF
FF
FF
FF
入－输出方式，又
串入－串出
可将它分为四种：
FF
FF
FF
FF
•串行输入－串行输出 •串行输入－并行输出 •并行输入－串行输出 •并行输入－并行输出
Q CP
移位脉冲
D0 ＝ 0 D1 ＝ Q0 D2 ＝ QD13 ＝ Q2
用波形图表示如下：
10 1 1 01 1 0 Q0 1 0 0 0 0 0
10 01
1 0
0 10 00
0 0
0 0
Q1 1
1
0
0
0
0
0 0 0 0 0 0 Q2 0 1 1 0 0 0
0 0 0 0 0 0 Q3 1 0 1 1 0 0
一个封装内只装一个寄存器。 一个封装内装有多个寄存器。
1.单一寄存器
74175型四D触发器中，当接收命令（即 时钟脉冲CP）到来时，数码便送到寄存器保存起 来。由于寄存器中触发器的状态改变是与时钟脉 冲CP同步的，故称为同步送数方式。
利用触发器的置（复）位端也可实现送数， 达到寄存数码的目的，这种工作方式称为异步送 数，寄存器状态改变的时刻与时钟脉冲CP无关。
Q1～Q4是并行数据输出端。
输出
Q4
F4
S d 1D C1 Rd
Q3
F3
S d 1D C1 Rd
Q2
F2
S d 1D C1 Rd
低电平有效 Q1
F1
S d 1D C1 Rd
&
&
&
&
&
&
&
&
接收
D4
D3
D2
D1
命令
输入
异步送数的寄存器
正边沿 触发
VCC 8Q 8D 7D 7Q 6Q 6D 5D 5Q 时钟
第五章 同步时序电路
§5.5 集成化的同步时序电路
常用的集成化同步时序电路主要有:寄存器、移位寄存器和计数器。
一、寄存器 寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。
触发器： 常用正边沿D触发器或电位触发器。
构 成
控制门：
在同一接收命令的作用下控制所有触发器同时接收 信息。
分 单一寄存器： 类 寄存器堆：
0
0
2.集成化移 QA 位寄存器
1D C1 R
QB
QC
1D C1 R
1D C1 R
QD 1D C1 R
1 1&
1 & wenku.baidu.com&
1 & &&
1 & &&
1 & &&
1
1
1
1
CK DR S1
S0 A
B
C
D DL CLR
74LS194
VCC QA QB QC QD CK S1 S0
16 15 14 13 12 11 10 9
CK
0清零
1并行输入 ( S1S0=11) 2右移 ( S1S0=01) 3右移 ( S1S0=01) 4右移 ( S1S0=01) 5右移 ( S1S0=01) 6右移 ( S1S0=01) 7右移 ( S1S0=01) 8并行输入 ( S1S0=11)
串行输入
1
S1S0= 11 并行输入
清零
D6～D0
D0 ＝ 0 D1 ＝ Q0
D2 ＝ QD13 ＝ Q2
初始状态：设A3A2A1A0＝1011 在存数脉冲作用下，Q3Q2Q1Q0＝1011。
串行输 出
Q3 D Q
Q2 D Q
Q1 D Q
设初态 Q3Q2Q1Q0 ＝ 1011
Q3Q2Q1Q0
D3D2D1D0
1 0 1 0 1 1 CP
0 Q0 D
1
11
并行输入
三、寄存器和移位寄存器的应用
地址
1.组成寄存器堆
使能
数据输入
EABC D
译 码
01
789 器
直接清零
RD
E1 E2D1 D2 D3 D4 RD Q1 Q2 Q3 Q4
E1 E2D1 D2 D3 D4 RD Q1 Q2 Q3 Q4
寄存命令
E1 E2D1 D2 D3 D4 RD Q1 Q2 Q3 Q4
2019181716 15 1413 1211 74LS374
1 2 3 4 5 6 7 8 9 10
输出 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND
控制
八D寄存器 ：三态输出
低电平 有效
共输出控制 共时钟
2.寄存器堆
二、移位寄存器
1.移位寄存器的逻辑结构 所谓“移位”，就是将寄存器所存各位数
串入－并出
FF
FF
FF
FF
并入－串出
注：移位寄存器的 FF
FF
FF
FF
触发器选用主从或
边沿触发器。
并入－并出
数据预置
A3
A2
A1
串行输 出
&
SD Q3 D
&
Q2 D
&
Q1 D
清零 Q
Q
Q
脉冲
RD
CLR
四位并入 - 串出的左移寄存器
A0
存数脉 冲
LOAD
&
0 Q0 D
Q CP
移位 脉冲
下面将重点 讨论蓝颜色 电路—移位 寄存器的工 作原理。
S1S0= 01 右移
七位串入并出状态表
CLR
CK Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 000000000
操作 清零
1 D6 0 1 1 1 1 1 1 并行输入( S1S0=11) 2 D5 D6 0 1 1 1 1 1 右移 ( S1S0=01) 3 D4 D5 D6 0 1 1 1 1 右移 ( S1S0=01) 4 D3 D4 D5 D6 0 1 1 1 右移 ( S1S0=01) 5 D2 D3 D4 D5 D6 0 1 1 右移 ( S1S0=01) 6 D1 D2 D3 D4 D5 D6 0 1 右移 ( S1S0=01) 7 D0 D1 D2 D3 D4 D5 D6 0 右移 ( S1S0=01) 8 D6' 0 1 1 1 1 1 1 并行输入( S1S0=11)
QA QB QC QD CP S1
CLR 74LS194 S0
R A BC DL
R—右移串行输入 L—左移串行输入 A、B、C、D—并
行输入
12 3 4567 8
CLR R A B C D L GND
CLR
CK S1 S0
功能
0
1
00
直接清零
保
持
1
0 1 右移(从QA向QD移动)
1
1 0 左移(从QD向QA移动)
8×4寄存器堆
2.串行-并行变换 并行输出
转换完成信号
1 Q1 Q2 Q3 Q4
S0 QA1 QB1 QC1 QD1
S1 74LS194 (1)
CK
CK1
CLR
DR A1 B1 C1 D1
1 Q5 Q6 Q7 Q8 1
S0 QA2 QB2 QC2 QD2
S1 74LS194 (2)
CK2
CLR
DR A2 B2 C2 D2
74175型四D触发器的逻辑图
输出
Q4
F4 1D C1 Rd
Q3
F3 1D C1 Rd
Q2
F2 1D C1 Rd
Q1
F1 1D C1
Rd 置0
CK
D1
D2
D3
D4
输入
Rd是异步清零控制端。
D1～D4是并行数据输入端，CK为时钟脉冲端。
据，在每个移位脉冲的作用下，向左或向右移 动一位。根据移位方向，常把它分成三种：
左移 寄存器
(a)
右移 寄存器
(b)
双向 移位 寄存器
(c)
根据移位数据的输 FF
FF
FF
FF
入－输出方式，又
串入－串出
可将它分为四种：
FF
FF
FF
FF
•串行输入－串行输出 •串行输入－并行输出 •并行输入－串行输出 •并行输入－并行输出
Q CP
移位脉冲
D0 ＝ 0 D1 ＝ Q0 D2 ＝ QD13 ＝ Q2
用波形图表示如下：
10 1 1 01 1 0 Q0 1 0 0 0 0 0
10 01
1 0
0 10 00
0 0
0 0
Q1 1
1
0
0
0
0
0 0 0 0 0 0 Q2 0 1 1 0 0 0
0 0 0 0 0 0 Q3 1 0 1 1 0 0
一个封装内只装一个寄存器。 一个封装内装有多个寄存器。
1.单一寄存器
74175型四D触发器中，当接收命令（即 时钟脉冲CP）到来时，数码便送到寄存器保存起 来。由于寄存器中触发器的状态改变是与时钟脉 冲CP同步的，故称为同步送数方式。
利用触发器的置（复）位端也可实现送数， 达到寄存数码的目的，这种工作方式称为异步送 数，寄存器状态改变的时刻与时钟脉冲CP无关。
Q1～Q4是并行数据输出端。
输出
Q4
F4
S d 1D C1 Rd
Q3
F3
S d 1D C1 Rd
Q2
F2
S d 1D C1 Rd
低电平有效 Q1
F1
S d 1D C1 Rd
&
&
&
&
&
&
&
&
接收
D4
D3
D2
D1
命令
输入
异步送数的寄存器
正边沿 触发
VCC 8Q 8D 7D 7Q 6Q 6D 5D 5Q 时钟
第五章 同步时序电路
§5.5 集成化的同步时序电路
常用的集成化同步时序电路主要有:寄存器、移位寄存器和计数器。
一、寄存器 寄存器是计算机的主要部件之一，它用来暂时存放数据或指令。
触发器： 常用正边沿D触发器或电位触发器。
构 成
控制门：
在同一接收命令的作用下控制所有触发器同时接收 信息。
分 单一寄存器： 类 寄存器堆：
0
0
2.集成化移 QA 位寄存器
1D C1 R
QB
QC
1D C1 R
1D C1 R
QD 1D C1 R
1 1&
1 & wenku.baidu.com&
1 & &&
1 & &&
1 & &&
1
1
1
1
CK DR S1
S0 A
B
C
D DL CLR
74LS194
VCC QA QB QC QD CK S1 S0
16 15 14 13 12 11 10 9
CK
0清零
1并行输入 ( S1S0=11) 2右移 ( S1S0=01) 3右移 ( S1S0=01) 4右移 ( S1S0=01) 5右移 ( S1S0=01) 6右移 ( S1S0=01) 7右移 ( S1S0=01) 8并行输入 ( S1S0=11)
串行输入
1
S1S0= 11 并行输入
清零
D6～D0
D0 ＝ 0 D1 ＝ Q0
D2 ＝ QD13 ＝ Q2
初始状态：设A3A2A1A0＝1011 在存数脉冲作用下，Q3Q2Q1Q0＝1011。
串行输 出
Q3 D Q
Q2 D Q
Q1 D Q
设初态 Q3Q2Q1Q0 ＝ 1011
Q3Q2Q1Q0
D3D2D1D0
1 0 1 0 1 1 CP
0 Q0 D
1
11
并行输入
三、寄存器和移位寄存器的应用
地址
1.组成寄存器堆
使能
数据输入
EABC D
译 码
01
789 器
直接清零
RD
E1 E2D1 D2 D3 D4 RD Q1 Q2 Q3 Q4
E1 E2D1 D2 D3 D4 RD Q1 Q2 Q3 Q4
寄存命令
E1 E2D1 D2 D3 D4 RD Q1 Q2 Q3 Q4
2019181716 15 1413 1211 74LS374
1 2 3 4 5 6 7 8 9 10
输出 1Q 1D 2D 2Q 3Q 3D 4D 4Q GND
控制
八D寄存器 ：三态输出
低电平 有效
共输出控制 共时钟
2.寄存器堆
二、移位寄存器
1.移位寄存器的逻辑结构 所谓“移位”，就是将寄存器所存各位数
串入－并出
FF
FF
FF
FF
并入－串出
注：移位寄存器的 FF
FF
FF
FF
触发器选用主从或
边沿触发器。
并入－并出
数据预置
A3
A2
A1
串行输 出
&
SD Q3 D
&
Q2 D
&
Q1 D
清零 Q
Q
Q
脉冲
RD
CLR
四位并入 - 串出的左移寄存器
A0
存数脉 冲
LOAD
&
0 Q0 D
Q CP
移位 脉冲
下面将重点 讨论蓝颜色 电路—移位 寄存器的工 作原理。
S1S0= 01 右移
七位串入并出状态表
CLR
CK Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 000000000
操作 清零
1 D6 0 1 1 1 1 1 1 并行输入( S1S0=11) 2 D5 D6 0 1 1 1 1 1 右移 ( S1S0=01) 3 D4 D5 D6 0 1 1 1 1 右移 ( S1S0=01) 4 D3 D4 D5 D6 0 1 1 1 右移 ( S1S0=01) 5 D2 D3 D4 D5 D6 0 1 1 右移 ( S1S0=01) 6 D1 D2 D3 D4 D5 D6 0 1 右移 ( S1S0=01) 7 D0 D1 D2 D3 D4 D5 D6 0 右移 ( S1S0=01) 8 D6' 0 1 1 1 1 1 1 并行输入( S1S0=11)
QA QB QC QD CP S1
CLR 74LS194 S0
R A BC DL
R—右移串行输入 L—左移串行输入 A、B、C、D—并
行输入
12 3 4567 8
CLR R A B C D L GND
CLR
CK S1 S0
功能
0
1
00
直接清零
保
持
1
0 1 右移(从QA向QD移动)
1
1 0 左移(从QD向QA移动)
8×4寄存器堆
2.串行-并行变换 并行输出
转换完成信号
1 Q1 Q2 Q3 Q4
S0 QA1 QB1 QC1 QD1
S1 74LS194 (1)
CK
CK1
CLR
DR A1 B1 C1 D1
1 Q5 Q6 Q7 Q8 1
S0 QA2 QB2 QC2 QD2
S1 74LS194 (2)
CK2
CLR
DR A2 B2 C2 D2