抗混叠滤波器设计方案
抗混叠滤波器
摘要文章是对抗混叠滤波器的设计研究，提出了一种过采样系统设计方案。
通过多次反复地对信号进行采样，然后通过将数字滤波和模拟滤波技术有机结合，充分发挥各自滤波器的特点来解决数据采集系统的抗混叠问题。
抗混叠滤波器的设计重点在数字滤波器部分，而FIR数字滤波器以其良好的线性特性、系统稳定等诸多优点,得到了广泛应用,也十分适合用于信号采集中的抗混叠滤波。
关键词：抗混叠滤波器；过采样；数字滤波器；目录摘要 (I)目录 (II)第1章绪论 (1)1.1 课题研究背景和意义 (1)1.2 课题研究现状 (1)1.3 课题的目标与任务 (2)第2章抗混叠滤波器系统的构建 (3)2.1 抗混叠滤波器设计的基本思路 (3)2.2 数字滤波器的选择 (3)2.3 过采样系统 (4)2.3.1 过采样技术 (4)2.3.2 过采样系统设计方案 (4)第3章抗混叠滤波器系统的仿真 (6)3.1 FIR低通滤波器的设计 (6)3.1.1 FIR数字滤波器的设计步骤 (6)3.1.2 窗函数的选择 (6)3.1.3 MATLAB相关函数的使用 (7)3.2 过采样系统的构建与仿真 (8)结论 (11)参考文献 (12)致谢.................................................................................................. 错误！未定义书签。
附录. (13)第1章绪论1.1 课题研究背景和意义现如今需要滤波器的领域十分多。
例如，采样视频系统中的信号混叠现象，当超出视频频段范围的高频信号通过数模转换器的采样过程混叠回视频频段时，就会产生混叠现象；随着电力电子技术的不断发展，电力电子装置广泛投入运行因而有大量的高次谐波注入电网，产生了严重的谐波污染，对于工农业生产造成了严重的影响；在当代煤矿的电网中，由于大量大功率和非线性设备的应用，致使部分煤矿电网中的谐波含量已经远远超出国家标准；在自动控制、测控系统的数据采集过程中，不可避免地会有高频干扰信号混杂在有用信号当中，当这些信号的数据采集频率超过采样定理所规定的范围时，就会采集到一些不确定的信号并对有用信号造成干扰，即频率混叠。
Butterworth有源抗混叠滤波器设计
研究与设计 电 子 测 量 技 术ELECTRONIC MEA SUREM ENT T ECH NOLOGY 第31卷第2期2008年2月Butterworth有源抗混叠滤波器设计林祥金 张志利 朱 智(西安二炮工程学院 西安 710025)摘 要:信号混叠是视频采样系统中的一种失真。
为了防止这种失真,本文设计了一个4阶的视频有源低通抗混叠滤波器。
通过对二阶Bessel、Butter wo rth和Chebyshev等多种滤波器的性能分析比较,本文采用Butterw or th滤波器来设计该抗混叠滤波器,电路的拓扑结构采用Sallen K ey结构,并采用高速双运算放大器(SN10502),以构造一个可放入狭小印刷电路板中的4阶But terw or th滤波器。
测量结果表明,该滤波器在视频频段内几乎不出现峰值、平坦度好,并且阻带抑制效果好。
微分增益和相位同样也很不错。
最后,还讨论了在设计视频有源滤波过程中应该如何根据实际应用选择运算放大器,如何选择电容、电阻值,如何布局布线以及如何消除振荡。
关键词:Butter wo rth滤波器;有源抗混叠滤波器;Sallen key中图分类号:T P273 文献标识码:ADesign of butterworth active anti aliasing filterL in Xiangjin Zhang Zhili Zhu Z hi(Second Artillery Engin eering In stitu te,Xi an710025)Abstract:Sig nal aliasing is an obvious distor tio n in high speed video sampling system.T o avo id that,this paper presents a design of a four o rder active anti aliasing filter using hig h speed dual o perat ional amplifier SN10502,which can be placed in a tiny P CB(P rinted Circuit Boa rd).A n o ptimum design of this filter is intr oduced.Results show that the designed filter o ffers g oo d flatness of f requency r esponse,g oo d effects of sto pband rejectio n,hig h differential g ain and hig h differ ent ial phase,and almost no peaking occurs w it hin video fr equency r ang e.Finally this paper ends w ith discussions on ho w to cho ose o per ational amplifiers based o n practical application,how to choo se capacit ance and resistance,how to eliminate oscillation and on how to layout.Keywords:Butt erw ort h filter;act ive anti aliasing filter;Sallen key0 引 言信号混叠是采样视频系统中的一个明显失真。
一种分析和设计抗混叠滤波器的方法
一种分析和设计抗混叠滤波器的方法
宋军;赵明忠
【期刊名称】《现代电子技术》
【年(卷),期】2008(31)19
【摘要】信号采集通道中,一般采用高阶抗混叠滤波器来消除频率混叠现象,这同时也增加了滤波器设计难度.为有效降低滤波器设计的难度,在详细分析并讨论了抗混叠滤波器的陡度、阶数与信号抽样频率以及A/D转换器的分辨率之间的内在关系后,提出了抗混叠滤波器、抽样频率和A/D转换器三者之间合理权衡设计的方法.该分析方法为抗混叠滤波器乃至信号采集通道的设计提供了十分有益的参考.
【总页数】3页(P67-68,71)
【作者】宋军;赵明忠
【作者单位】南京林业大学,信息学院,江苏,南京,210037;南京林业大学,信息学院,江苏,南京,210037
【正文语种】中文
【中图分类】TNT13
【相关文献】
1.用于电网谐波分析的抗混叠滤波器设计 [J], 李绍铭;张国利
2.电网谐波检测抗混叠滤波器的分析与设计 [J], 吴昊;李世光;高正中;高庆地
3.一种抗混叠滤波器的设计 [J], 郭红玉
4.一种多路分时复用抗混叠滤波器设计与实现 [J], 朱洪翔; 董青; 张迪
5.一种抗混叠失真的IIR数字滤波器设计方法 [J], 刘文斐
因版权原因，仅展示原文概要，查看原文内容请购买。
抗混叠滤波器antialiasfilter是一个低通滤波器用以在输出
抗混叠滤波器 anti-alias filter是一个低通滤波器，用以在输出电平中把混叠频率分量降低到微不足道的程度。
在对模拟信号进行离散化时，采样频率f2至少应2倍于被分析的信号的最高频率f1,即：f2≥2 f1；否则可能出现因采样频率不够高，模拟信号中的高频信号折叠到低频段，出现虚假频率成分的现象（如下图所示），称之为：混叠。
为解决频率混叠，在对模拟信号进行离散化采集前，采用低通滤波器滤除高于1/2采样频率的频率成份。
实际仪器设计中，这个低通滤波器的截止频率(fc) 为：截止频率（fc）= 采样频率（fs） / 2．56窗函数有截短和平滑的作用，窗函数选择的好，可以在相同阶次的情况下，提高滤波器的性能，或是在满足设计要求的情况下，减少滤波器阶数。
选窗标准：1. 较低的旁瓣幅度，尤其是第一旁瓣；2. 旁瓣幅度要下降得快，以利于增加阻带衰减；3. 主瓣宽度要窄，这样滤波器过渡带较窄。
但这三点难以同时满足，当选用主瓣宽度较窄时，虽然得到的幅频特性较陡峭，但通带、阻带波动会明显增加；当选用较低的旁瓣幅度时，虽然得到的幅频特性较平缓匀滑，但过渡带变宽。
因此，实际的选择往往是取折衷。
一般选这几个窗之一：矩形窗、三角窗、汉宁窗、海明窗、布拉克曼窗、凯塞窗，可以查查资料比较他们的旁瓣幅度，过渡带宽度和阻带最小衰减后再进行选择。
1)根据过渡带宽及阻带衰减要求，选择窗函数的类型并估计窗口长度N（或阶数M=N-1），窗函数类型可根据最小阻带衰减As独立选择，因为窗口长度N对最小阻带衰减As没有影响，在确定窗函数类型以后，可根据过渡带宽小于给定指标确定所拟用的窗函数的窗口长度N，设待求滤波器的过渡带宽为Δw，它与窗口长度N近似成反比，窗函数类型确定后，其计算公式也确定了，不过这些公式是近似的，得出的窗口长度还要在计算中逐步修正，原则是在保证阻带衰减满足要求的情况下，尽量选择较小的N ，在N 和窗函数类型确定后，即可调用MATLAB 中的窗函数求出窗函数wd （n ）。
改进的高性能CIC抗混叠滤波器
2012年第07期，第45卷 通 信 技 术 Vol.45，No.07,2012 总第247期 Communications Technology No.247,Totally改进的高性能CIC抗混叠滤波器皇甫文斌， 朱 江， 王世练（国防科学技术大学 电子科学与工程学院，湖南 长沙410073）【摘 要】这里对一种旋转锐化级联积分梳状滤波器（RSCIC，Rotated Sharpening Cascaded Integrator Comb Filter）进行了研究，RSCIC由锐化级联积分梳状滤波器（SCIC，Sharpening Cascaded Integrator Comb Filter）和旋转内插滤波器（Rotated Sinc Filter）两部分构成。
RSCIC可有效地提高传统积分梳状滤波器（CIC, Cascaded Integrator Comb Filter）的通带和阻带传输性能，特别适合采样率转化。
仿真表明，在同等条件下，RSCIC滤波器的阻带衰减性能比传统的CIC滤波器提高了22 dB，通带抗衰减性能比传统的CIC滤波器提高了0.5 dB。
【关键词】采样率转换；积分梳状滤波器；锐化级联积分梳状滤波器；旋转内插滤波器【中图分类号】TN911.72 【文献标识码】A 【文章编号】1002-0802(2012)07-0119-03 Improved High Performance CIC FilterHUANGFu Wen-bin， ZHU Jiang， WANG Shi-lian(School of Electronic Science and Engineering, National University of Defense Technology,Changsha Hunan 410073, China)【Abstract】CIC(Cascaded Integrator Comb) filter, for its simple hardware, is a most commonly-used multistate filter. However, the large distortion of the pass-band and the attenuation of the stop-band limit its applications, a new cascade structure is studied and proposed. Simulation shows that the proposed structure could improves the stop-band attenuation by 30dB as compared with the traditional CIC Filter. The new structure is quite good in the sampling rate conversion.【Key words】sample rate conversion；CIC；sharpening CIC；rotating sharpening CIC0 引言积分梳状滤波器CIC [1]结构简单，不使用乘法器，且不需要预先存储滤波器系数，是目前用于采样率转换常用的滤波器，但是，单一积分梳状滤波器通带和阻带性能相对较差，无法满足实际应用要求[2]。
加速度传感器中抗混叠滤波技术的设计与实现
加速度传感器中抗混叠滤波技术的设计与实现张文俊;刘国忠;杜振波【摘要】为了消除因温度变化引起的加速度传感器频率混叠现象，笔者采用在传感器信号调理电路的负反馈电阻上增加电容，形成一阶低通滤波器的方法，既可保证产品工作频率范围内的有效信号不被衰减，又可滤除信号频带外的所有高频噪声，是提高加速度传感器测试精度的一种有效措施。
%In order to eliminate frequency aliasing phenomenon of the acceleration sensor caused by temperature change, the authors adopted increasing capacitance on negative feedback resistance of the sensor signal conditioning circuit, which formed a first-order low-pass filter, which ensured product can be effective signals are not within the scope of work frequency atten-uation, but also filter all the high-frequency noise in addition to the signal frequency band. The method was a kind of effec-tive measures for increasing accuracy of acceleration sensor test.【期刊名称】《科技创新与生产力》【年(卷),期】2014(000)004【总页数】3页(P100-101,106)【关键词】加速度传感器;频率混叠;滤波技术【作者】张文俊;刘国忠;杜振波【作者单位】中北大学信息与通信工程学院，山西太原 030051;山西科泰微技术有限公司，山西太原 030006;山西广播电视台，山西太原 030001【正文语种】中文【中图分类】TN-9;TN06在测控系统的数据采集过程中，不可避免地会有高频干扰信号混杂在有用信号中。
利用开关电容滤波器实现抗混叠滤波
利用开关电容滤波器实现抗混叠滤波带外杂散信号所引起的混叠现象是A/D转换器应用中所面临的关键问题，如果没有适当的滤波处理，这些信号会严重影响数据转换系统的性能指标。
本文主要讨论抗混叠滤波的原理及其对系统性能的影响。
本文针对这一应用，提供了一个开关电容滤波器设计范例，该方案具有极高的性价比。
本文几乎涵盖了所有与高性能系统设计有关的重要参数和实际问题。
产生混叠的来源：这一点在奈奎斯特定理中给出了说明。
奈奎斯特定理指出：时间连续信号转换成离散信号时，需要在一个周期内的采样次数多于2次。
如果采样次数不够，将无法恢复丢失的信息。
从图1可以更清晰地看到这一点，如果信号每周期采样一次，得到的只是一个直流信号(幅度为任意值)，如图1a所示。
如果每周期采样两次，得到一个方波信号(图1b)。
值得注意的是：对输入信号进行每周期2次的采样是一种非常特殊的情况，任何时候都要避免这种情况。
图1c所示是以200kHz采样率对190kHz信号进行采样的情况。
所得信号是一个完好的正弦波，但频率是错误的。
频率的改变正是由于混叠现象导致的。
图1a。
对正弦信号进行每周期一次的采样时，得到一个幅度为任意值的直流信号。
图1b. 对同一正弦波每周期采样两次，得到一个方波，幅度信息丢失。
图1c. Fsignal = 190kHz、Fs = 200kHz是欠采样信号，所得结果是混叠现象导致的。
图2所示是在频域的表现形式，从图中可以看出，频率高于 f > f s/2的信号被镜像到f s/2。
为了避免这种现象，必须保证信号中没有更高的频率成份。
因此，我们必须了解信号的最高频率，采样频率需要高于这个频率的两倍。
一种最原始的考虑是从数字域解决这个问题，但这显然是不可取的，因为一旦完成信号采样，有些信号混叠到所感兴趣的频段，则无法从信号中移除这些频率成份。
抗混叠滤波必须在模拟域进行，即在信号采样之前。
图2. 频域中的混叠现象，欠采样信号镜像到f s/2。
抗混叠滤波器的设计与运用
抗混叠滤波器的设计与运用摘要：在信号采集系统设计中，数据采集的精度及对数据采集的抗混叠滤波是很重要的考虑因素。
本文介绍了如何设计品质优良的抗混叠滤波器。
首先阐述了如何用分离元件设计滤波器，并以巴特沃斯滤波器为例进行分析。
然后讨论了使用集成芯片来设计抗混叠滤波电路，并总结了它们的优缺点。
关键词：信号采集；滤波器；抗混叠1.引言在信号采集系统中，如果信号的最高频率fh超过1／2采样频率（fs），即fh＞fs／2 时，则各周期延拓分量产生频谱的交叠，称为频谱的混叠现象。
我们将采样频率之半（／2）称为折叠频率，它如同一面镜子，当信号频谱超过它时，就会被折叠回来，造成频谱的混叠。
若原始信号是频带宽度有限的，要想采样后能够不失真地还原出原始信号，则采样频率必须大于或等于两倍信号谱的最高频率，即奈奎斯特采样定理。
若原始信号不是频带宽度有限的，为了避免混叠，一般在抽样器前加入一个保护性的前置低通滤波器，称为抗混叠滤波器。
抗混叠滤波器可选用模拟滤波器电路，也可选用集成的芯片。
模拟滤波器电路可由运放、电阻和电容搭建，由于受分离元件的精度和环境温度影响，很难提高滤波精度，但是电路参数可以根据滤波器的指标自由设计；集成芯片由于集成度的提高，电路的可靠性和精度有了相应的提高，但是滤波器的指标受到了一定的限制。
本文就从这两方面进行滤波器的分析与设计。
2.模拟抗混叠滤波器电路设计抗混叠滤波器需要首先确定所希望的滤波特性（截止频率、过渡带衰减等），然后选择能够满足应用需求的最佳滤波方案。
一般情况下，低通滤波器的阶数越高，幅频特性衰减的速度越快，就越接近理想幅频特性，但实现起来电路越复杂，成本也较高。
下面以4阶巴特沃斯低通滤波器为例来分析滤波器电路中电阻电容参数。
表1所示为4阶Butterworth低通滤波器参数，它可由两个二阶低通滤波网络级联而成。
表1 4阶Butterworth低通滤波器参数由式（2）和表1可确定满足条件的一组电容元件参数：C1A=0.46 ，C1B=0.07 ，C2C=0.19 ，C2B=0.16 。
关于设计抗混叠滤波器的三大注意事项
关于设计抗混叠滤波器的三大注意事项
在我的上一篇文章中，我讨论了增量-累加模数转换器 (选择你的滤波器截止频率考虑差分与共模滤波器之间的关系
很多ADC转换两个独立输入之间（例如INP与INN）的电压，所以，设计人员经常在每个输入上放一个共模滤波器，以保持系统共模抑制(CMR)。
然而，组件容差将使任意两个滤波器不匹配，并且会降低频率范围内的CMR性能，这是因为对共同信号的滤波操作不同。
这就通过人们已知的共模至差分转换产生一个差分信号误差。
方程式2使用电阻器容差，RTOL，和电容器容差，CTOL，计算出共模抗混叠滤波器在指定频率下的CMR：
对于需要高CMR的应用，如图4中所示，可以考虑添加一个差分滤波器，以便为2个共模滤波器提供补充。
通过将差分电容器CDIFF 增加到比CCM大10倍，将差分截止频率设定为比共模截止频率低10倍频。
这样可以减轻由共模组件不匹配所引入的误差，并且生成一个更加灵敏的总体滤波器响应。
方程式3计算出差分低通滤波器的截止频率。
需要注意的是，分母中有一个额外的因子2。
图4.添加了一个差分滤波器的共模滤波器
3.选择合适的组件值
将电阻器添加到信号路径中将在测量中引入有害噪声和误差，所以，不论何时都有必要将它们控制在合理的范围内。
电阻器噪声—也被称为Johnson或热噪声—可被建模为电压源与你的理想“无噪声”电阻器相串联。
总的说来，你不希望电阻器热噪声占据整条信号链，那么，将其保持在ADC 的噪底以下就非常重要。
方程式4计算出电阻器热噪声的噪声密度，vn：。
抗混叠失真IIR数字滤波器的设计与仿真
㊀第３７卷第１期㊀㊀㊀㊀㊀佳木斯大学学报(自然科学版)㊀㊀Ｖｏｌ.３７Ｎｏ.１㊀２０１９㊀年０１月㊀㊀㊀ＪｏｕｒｎａｌｏｆＪｉａｍｕｓｉＵｎｉｖｅｒｓｉｔｙ(ＮａｔｕｒａｌＳｃｉｅｎｃｅＥｄｉｔｉｏｎ)㊀Ｊａｎ.㊀２０１９文章编号:１００８－１４０２(２０１９)０１－０１２６－０５抗混叠失真ＩＩＲ数字滤波器的设计与仿真①刘文斐(齐鲁师范学院物理与电子工程学院ꎬ山东济南２５０２００)摘㊀要:㊀采用冲激响应不变法在ＩＩＲ数字高通和数字带阻滤波器的设计过程中ꎬ如果在模拟信号频带之间进行频带变换将会发生频谱混叠失真ꎬ如果将频带变换放在数字信号频带中进行则可以消除冲激响应不变法带来的频谱混叠失真问题ꎮ通过巴特沃斯数字带阻滤波器的设计实例提出了抗混叠失真的具体设计方法和步骤ꎬ由仿真结果可以看出ꎬ采用 数字－数字频带变换 的设计方法能够有效避免混叠现象发生ꎬ是一种有效可行的设计ＩＩＲ数字滤波器的方法ꎮ关键词:㊀频谱混叠ꎻ冲激响应不变法ꎻ数字－数字频带变换中图分类号:㊀ＴＰ３９１㊀㊀㊀㊀文献标识码:㊀Ａ０㊀引㊀言混叠失真[１]是指在信号采样过程中发生的频谱混叠现象ꎬ在对连续时间信号进行等间隔采样时ꎬ如果信号的最高频率成分大于采样频率的一半ꎬ即不满足奈奎斯特采样定理ꎬ那么采样后高于和低于采样频率的信号将混杂在一起ꎬ信号的频谱发生频谱分量的交叠现象ꎬ这就是频谱混叠失真ꎮ发生频谱混叠失真的信号将无法重建ꎬ也就是信号将无法从采样信号中进行恢复还原ꎮ１㊀ＩＩＲ数字滤波器的设计中发生混叠失真的原因㊀㊀ＩＩＲ(ｉｎｆｉｎｉｔｅｉｍｐｕｌｓｅｒｅｓｐｏｎｓｅ)滤波器是数字滤波器中的一种ꎮ数字滤波器按照系统的冲激响应的特点可以分成无限长单位冲激响应ＩＩＲ滤波器和有限长单位冲激响应ＦＩＲ(ｆｉｎｉｔｅｉｍｐｕｌｓｅｒｅ￣ｓｐｏｎｓｅ)滤波器ꎮＩＩＲ滤波器[２]具有结构简单㊁效率高㊁与模拟滤波器有对应关系㊁易于解析控制及计算机辅助设计等优点ꎬ与ＦＩＲ滤波器相比ꎬ相同阶次滤波效果更好ꎮＩＩＲ数字滤波器一般采用间接设计的方法ꎮ间接法设计是利用模拟滤波器来设计数字滤波器ꎬ因为模拟滤波器的设计方法已经比较成熟ꎬ有完整的设计公式以及数据表格可以直接使用ꎬ使得数字滤波器的设计更为方便㊁高效和快捷ꎮ在利用模拟滤波器设计数字滤波器的间接法设计过程中ꎬ需要设计出归一化的原型模拟低通滤波器ꎬ然后将原型模拟滤波器的系统函数Ｈ(ｓ)数字化变换成所需要的数字滤波器的系统函数Ｈ(ｚ)ꎬ即把复数平面ｓ平面映射到ｚ平面上ꎮ模拟滤波器数字化方法较常采用的是冲激响应不变法和双线性变换法ꎮ冲激响应不变法[３]是从滤波器的单位抽样响应出发ꎬ使数字滤波器的单位抽样响应ｈ(ｎ)逼近模拟滤波器的单位抽样响应ｈ(ｔ)ꎬ频率间的变化是线性变换关系ꎬ克服了双线性变换法中非线性频率变换带来的临界频率点的频率畸变ꎬ所以是最简单㊁最直接的一种把ｓ平面映射到ｚ平面的映射方法ꎮ但是这种方法要求模拟滤波器是严格带限于抽样频率的一半ꎬ如果不满足该要求ꎬ数字滤波器的频率响应将产生混叠失真ꎮ２㊀由冲激响应不变法产生混叠失真的解决方案㊀㊀由于高通滤波器和带阻滤波器它们的幅度响应在频率大于抽样频率的一半时仍不衰减ꎬ即不是严格带限的ꎬ所以如果使用冲激响应不变法在设计的时候会发生频谱的混叠失真ꎮ基于该前提条件ꎬ是否冲激响应不变法不能够设计高通和带阻滤波器呢?如果需要使用冲激响应不变法进行设计怎①收稿日期:２０１８－１０－３０作者简介:刘文斐(１９８１－)ꎬ女ꎬ山东济南人ꎬ讲师ꎬ硕士ꎬ研究方向:语㊁声㊁图像处理ꎮ第１期刘文斐:抗混叠失真ＩＩＲ数字滤波器的设计与仿真样能够消除在设计过程中产生的频谱混叠失真呢?经研究发现ꎬ如果使用 模拟－模拟频带变换 的方法设计ＩＩＲ数字高通或者是带阻滤波器ꎬ冲激响应不变法确实会产生混叠失真现象ꎬ但是如果使用 数字－数字频带变换 的方法则不存在该问题ꎮ所谓 模拟－模拟频带变换 [３]的方法是先由给定的技术指标设计归一化样本的模拟低通滤波器ꎬ然后利用模拟频带变换成其他模拟各种(低通㊁高通㊁带通㊁带阻)滤波器ꎬ最后将模拟滤波器数字化成相应的数字滤波器ꎬ频带变换在模拟信号域中进行ꎬ对模拟滤波器的运算设计因为有公式和表格直接使用ꎬ所以也是相对来说较常使用的一种方法ꎮ与之相区别的 数字－数字频带变换 [３]的方法是由给定的技术指标设计归一化样本的模拟低通滤波器ꎬ然后直接数字化成为数字低通滤波器ꎬ再将数字低通利用数字频带变换成其他各种通带的数字滤波器ꎬ频带变换在数字信号域中进行ꎬ需要找到不同数字频带间的函数关系ꎮ使用 数字－数字频带变换 的方法能够克服冲激响应不变法在模拟滤波器的数字化映射过程中的频谱混叠ꎬ这是因为在这种方法中的数字化过程是将模拟低通滤波器的系统函数映射为数字低通滤波器的系统函数ꎬ模拟低通滤波器是严格带限于抽样频率的一半的㊁是抗混叠的ꎬ所以不存在频率混叠失真现象ꎮ３㊀抗混叠滤波器设计实例设计要求:设计一个巴特沃斯数字带阻滤波器ꎬ其技术指标为:在通带频率小于６ｋＨｚ和大于１４ｋＨｚ的范围内ꎬ衰减不大于２ｄＢꎬ阻带截止频率分别为８ｋＨｚ和１２ｋＨｚꎬ阻带内衰减不小于２０ｄＢꎬ抽样频率为４００ｋＨｚꎮ对于巴特沃斯滤波器来说ꎬ通带的截止频率是指幅频大小下降为最大值的０.７０７倍ꎬ即幅度衰减３ｄＢ对应的频率值ꎬ给定的技术指标中的通带频率不一定为通带截止频率ꎮ根据计算滤波器阶数为:Ｎ⩾ｌｇ(１００.１Ａｓ－１１００.１Ｒｐ－１)/２ｌｇ(ｆｓｔｆｐ)ʈ４.４５９３取Ｎ＝５通带截止频率为ｆｃ＝ｆｐ/２Ｎ１００.１ＲＰ－１ʈ５６６０４ｋＨｚ其中ＲＰ＝２ｄＢꎬＡＳ＝２０ｄＢꎬｆｐ＝６ｋＨｚꎬｆｓｔ＝８ｋＨｚ如果利用 模拟 模拟频带变换 的方法通过冲激响应不变法完成模拟滤波器的数字化过程设计ꎬ设计步骤为:(１)将待求数字滤波器(ＤＦ)的设计指标转化为模拟低通滤波器(ＡＦ)的指标ꎻ(２)求归一化模拟低通滤波器系统函数Ｈ(ｓ－)ꎻ(３)利用模拟频带变换将Ｈ(ｓ－)转化成待求带阻ＤＦ对应的样本ＡＦ的系统函数Ｈ(ｓ)ꎻ(４)利用冲激响应不变法将Ｈ(ｓ)转化为待求带阻ＤＦ的Ｈ(ｚ)ꎮ利用ＭＡＴＬＡＢ辅助设计ꎬ仿真设计结果ꎬ主要的设计流程和步骤为:㊀㊀(１)利用[ＮꎬＷＣ]＝ｂｕｔｔｏｒｄ(ＷｐꎬＷｓꎬＲｐꎬＡｓ)函数ꎬ根据设计指标确定模拟低通滤波器的阶次Ｎ及截止频率ＷＣꎻ(２)利用[ＢＳꎬＡＳ]＝ｂｕｔｔｅｒ(ＮꎬＷＣ)函数ꎬ创建模拟低通滤波器原型ꎬ得到模拟滤波器系统函数分子㊁分母系数向量ＢＳ和ＡＳꎻ(３)利用[ＢꎬＡ]＝ｌｐ２ｂｓ(ＢＳꎬＡＳꎬＷＣꎬＢ)函数ꎬ将模拟低通滤波器转换为中心频率为ＷＣ㊁带宽Ｂ为的模拟带阻滤波器ꎻ(４)利用[ＢｚꎬＡｚ]＝ｉｍｐｉｎｖａｒ(ＢꎬＡꎬＦｓ)函数ꎬ通过冲激响应不变法将模拟高通转化为数字带阻滤波器的系统函数分子㊁分母系数向量Ｂｚ和Ａｚꎻ(５)利用[Ｈꎬｗ]＝ｆｒｑｚｅ(ＢｚꎬＡｚ)函数ꎬ得到数字滤波器频率响应ꎮ设计结果如图１所示ꎮ由设计结果可知ꎬ利用 模拟－模拟频带变换 的方法通过冲激响应不变法完成模拟滤波器的数字化过程设计的带阻滤波器确实存在频谱混叠失真ꎬ不符合设计参数ꎬ达不到设计要求的ꎮ图１㊀模拟频带变换法设计数字带阻滤波器频谱图７２１佳木斯大学学报(自然科学版)２０１９年为了消除频谱失真改变设计方法ꎬ利用 数字－数字频带变换 进行设计ꎬ其设计步骤为:(１)将待求数字滤波器(ＤＦ)的设计指标转化为模拟低通滤波器(ＡＦ)的指标ꎻ(２)设计归一化模拟低通滤波器系统函数Ｈ(ｓ－)ꎻ(３)利用冲激响应不变法将Ｈ(ｓ－)转化为数字低通滤波器ＤＦ的Ｈｌ(ｚ)ꎻ(４)利用数字频带变换将Ｈｌ(ｚ)转化成待求带阻ＤＦ对应的系统函数Ｈ(ｚ)ꎮ由以上流程可知ꎬ 数字－数字频带变换 的实质就是从数字低通滤波器的Ｚ平面映射到另一个待求所需类型数字滤波器的ｚ平面的变化关系ꎬ关键点是找到Ｚ到ｚ的映射函数[３](３１８－３２１)Ｚ－１＝Ｇ(ｚ－１)ꎬ则有Ｈ(ｚ)＝Ｈｌ(Ｚ)Ｚ－１＝Ｇ(ｚ－１)ꎮ设Ｚ＝ｅｊθꎬｚ＝ｅｊωꎬ则数字低通映射为数字带阻的映射函数[３]为Ｚ－１＝ｚ－２－２α１＋ｋｚ－１＋１－ｋ１＋ｋ１－ｋ１＋ｋｚ－２－２α１＋ｋｚ－１＋１其中α＝ｃｏｓ(ωｐ２＋ωｐ１２)ｃｏｓ(ωｐ２－ωｐ１２)ꎬｋ＝ｔａｎ(ωｐ２－ωｐ１２)ｔａｎθｐ２θｐ为数字低通滤波器通带截止频率ꎬωｐ１㊁ωｐ２为数字带阻滤波器通带截止频率ꎮ根据映射函数形式构建分子多项式Ｎ(ｚ)和分母多项式Ｄ(ｚ)ꎬ然后利用ＭＡＴＬＡＢ程序自定义映射函数关系ꎮ其中Ｎ(ｚ)＝ｚ－２－２α１＋ｋｚ－１＋１－ｋ１＋ｋꎬＤ(ｚ)＝１－ｋ１＋ｋｚ－２－２α１＋ｋｚ－１＋１利用ＭＡＴＬＡＢ辅助设计的设计流程和步骤为:㊀㊀(１)利用[ＮꎬＷＣ]＝ｂｕｔｔｏｒｄ(ＷｐꎬＷｓꎬＲｐꎬＡｓ)函数ꎬ根据设计指标确定模拟低通滤波器的阶次Ｎ及截止频率ＷＣꎻ(２)利用[ＢＳꎬＡＳ]＝ｂｕｔｔｅｒ(ＮꎬＷＣ)函数ꎬ创建模拟低通滤波器原型ꎬ得到模拟滤波器系统函数分子㊁分母系数向量ＢＳ和ＡＳꎻ(３)利用[ＢｚꎬＡｚ]＝ｉｍｐｉｎｖａｒ(ＢꎬＡꎬＦｓ)函数ꎬ通过冲激响应不变法将模拟高通转化为数字带阻滤波器的系统函数分子㊁分母系数向量Ｂｚ和Ａｚꎻ(４)自定义[ｂｚꎬａｚ]＝ｍａｐｐｉｎｇ(ＢｚꎬＡｚꎬＮｚꎬＤｚ)映射函数ꎬ求数字频带变换关系ꎻ(５)调用ｍａｐｐｉｎｇ函数ꎬ将数字低通滤波器转换为数字带阻滤波器系统函数ꎻ(６)利用[Ｈꎬｗ]＝ｆｒｑｚｅ(ＢｚꎬＡｚ)函数ꎬ得到数字滤波器频率响应ꎮ其中自定义ｍａｐｐｉｎｇ函数为:ｆｕｎｃｔｉｏｎ[ｂｚꎬａｚ]＝ｍａｐｐｉｎｇ(ＢｚꎬＡｚꎬＮｚꎬＤｚ)ｂｚｏｒｄ＝(ｌｅｎｇｔｈ(Ｂｚ)－１)ꎻ㊀％原系统函数分子阶数ｂｚｏｒｄ１＝(ｌｅｎｇｔｈ(Ｂｚ)－１)∗(ｌｅｎｇｔｈ(Ｎｚ)－１)ꎻ㊀％变换后系统函数分子阶数ａｚｏｒｄ＝(ｌｅｎｇｔｈ(Ａｚ)－１)ꎻ㊀％原系统函数分母阶数ａｚｏｒｄ１＝(ｌｅｎｇｔｈ(Ａｚ)－１)∗(ｌｅｎｇｔｈ(Ｄｚ)－１)ꎻ㊀％变换后系统函数分母阶数ｂｚ＝ｚｅｒｏｓ(１ꎬｂｚｏｒｄ１＋１)ꎻ㊀％分子系数向量初始化为０ｆｏｒｋ＝０:ｂｚｏｒｄ㊀％求各多项式乘积结果㊀㊀ｐｌｎ＝[１]ꎻ㊀㊀ｆｏｒｌ＝０:ｋ－１㊀㊀㊀㊀ｐｌｎ＝ｃｏｎｖ(ｐｌｎꎬＮｚ)ꎻ㊀％求Ｎ(ｚ)的ｋ次乘积㊀㊀ｅｎｄ㊀㊀ｐｌｄ＝[１]ꎻ㊀㊀ｆｏｒｌ＝０:ｂｚｏｒｄ－ｋ－１㊀㊀㊀㊀ｐｌｄ＝ｃｏｎｖ(ｐｌｄꎬＤｚ)ꎻ㊀％求Ｎ(ｚ)的ｂｚｏｒｄ－ｋ次乘积㊀㊀ｅｎｄ㊀㊀ｂＺＺ＝Ｂｚ(ｋ＋１)∗ｃｏｎｖ(ｐｌｎꎬｐｌｄ)ꎻ㊀㊀ｂｚ＝ｂｚ＋Ｂｚ(ｋ＋１)∗ｃｏｎｖ(ｐｌｎꎬｐｌｄ)ꎻ㊀％分子多项式系数向量求和ｅｎｄａｚ＝ｚｅｒｏｓ(１ꎬａｚｏｒｄ１＋１)ｆｏｒｋ＝０:ａｚｏｒｄ㊀㊀ｐｌｎ＝[１]ꎻ㊀㊀ｆｏｒｌ＝０:ｋ－１㊀㊀㊀㊀ｐｌｎ＝ｃｏｎｖ(ｐｌｎꎬＮｚ)ꎻ㊀㊀ｅｎｄ㊀㊀ｐｌｄ＝[１]ꎻ㊀㊀ｆｏｒｌ＝０:ａｚｏｒｄ－ｋ－１㊀㊀㊀㊀ｐｌｄ＝ｃｏｎｖ(ｐｌｄꎬＤｚ)ꎻ㊀㊀ｅｎｄ㊀㊀ａＺＺ＝Ａｚ(ｋ＋１)∗ｃｏｎｖ(ｐｌｎꎬｐｌｄ)ꎻ㊀㊀ａｚ＝ａｚ＋Ａｚ(ｋ＋１)∗ｃｏｎｖ(ｐｌｎꎬｐｌｄ)ꎻ％分母多项式系数向量求和ｅｎｄａｚ１＝ａｚ(１)ꎻａｚ＝ａｚ/ａｚ１ꎻ８２１第１期刘文斐:抗混叠失真ＩＩＲ数字滤波器的设计与仿真ｂｚ＝ｂｚ/ａｚ１ꎻ构建映射函数ꎬ调用函数ｍａｐｐｉｎｇ()实现数字带阻滤波器ꎬ主要程序如下ꎮａｌｐｈａ＝ｃｏｓ(ｐ０)ꎻｋｌｐｈａ＝(ｔａｎ((Ｐ２－Ｐ１)/２))∗(ｔａｎ(Ｗｃ/２))ꎻｄ１＝－２∗ａｌｐｈａ/(１＋ｋｌｐｈａ)ꎻｄ２＝(１－ｋｌｐｈａ)/(１＋ｋｌｐｈａ)ꎻＮｚ＝[ｄ２ꎬｄ１ꎬ１]ꎻＤｚ＝[１ꎬｄ１ꎬｄ２]ꎻ[ｂｚꎬａｚ]＝ｍａｐｐｉｎｇ(ＢｚꎬＡｚꎬＮｚꎬＤｚ)ꎻ设计结果如图３所示ꎮ由频谱图可以看出ꎬ频率小于６ｋＨｚ和大于１４ｋＨｚ的范围属于通带范围ꎬ在上通带频谱下降３ｄＢ的位置对应的频率大小约为５４００ｋＨｚꎬ接近于理论值ꎮ频率在８ｋＨｚ和１２ｋＨｚ之间属于阻带ꎬ衰减大于２０ｄＢꎬ完全满足设计要求ꎮ图２㊀消除频谱混叠失真的数字带阻滤波器频谱图图３㊀数字带阻滤波器设计对比图９２１佳木斯大学学报(自然科学版)２０１９年㊀㊀将利用 数字－数字频带变换 的方法实现的带阻滤波器的频谱与调用ＭＡＴＬＡＢ中滤波器函数直接实现带阻滤波器的设计结果进行对比ꎬ频谱对比图如图３所示ꎮ由图可知ꎬ利用这两种方法进行设计的结果都基本能满足设计要求ꎬ在通带截止频率的对应上ꎬ 数字－数字频带变换 的方法对应截止频率约为５４００ｋＨｚꎬ直接发设计对应截止频率约为６８００ｋＨｚꎬ相比较而言前者设计方法误差更小ꎬ更接近设计指标ꎮ另外ꎬ使用 数字－数字频带变换 的方法设计的切贝雪夫Ⅰ型滤波器阶数为５阶ꎬ而直接实现的滤波器阶数为６阶ꎬ所以后者设计的滤波器在过渡带的范围内具有更陡的衰减特性ꎬ阻带的截止特性也更良好ꎬ但前者设计滤波器因为阶数少所以实际电路实现更简单经济㊁成本更低ꎮ４㊀结果分析及结论通过巴特沃斯数字带阻滤波器的设计实例可以看出ꎬ利用 数字－数字频带变换 设计的数字滤波器可以满足设计要求ꎬ仿真结果与理论计算值吻合度较高ꎬ验证了设计的正确性ꎮ并且在完成设计任务㊁实现设计指标的同时消除了由冲激响应不变法将模拟滤波器系统函数映射为数字滤波器的系统函数时带来的频谱混叠失真的问题ꎬ是一种有效的抗混叠的设计方法ꎮ参考文献:[１]㊀郭红玉.一种抗混叠滤波器的设计[Ｊ].电子设计工程.２０１５(２):１１０－１１２.[２]㊀洪灿梅ꎬ刘爱莲ꎬ刘名扬ꎬ等.ＦＩＲ滤波器与ＩＩＲ滤波器去噪效果对比研究[Ｊ].微型机与应用.２０１５(３４):６７－６９. [３]㊀程佩青.数字信号处理教程[Ｍ].北京:清华大学出版社.２０１７:２９３－３０１ꎬ３１７－３２７.[４]㊀陈薇.基于ＭＡＴＬＡＢ的ＩＩＲ数字滤波器的设计[Ｊ].计算机工程应用技术.２０１５(２):２１６－２１７.[５]㊀董霖.ＭＡＴＬＡＢ使用详解[Ｍ].北京:电子工业出版社.２００９:６１９－６２２.[６]㊀郭亚琴ꎬ秦燕.ＩＩＲ数字滤波器设计与实现[Ｊ].软件导刊.２０１５(４):８４－８６.[７]㊀(美)英格尔.数字信号处理 应用ＭＡＴＬＡＢ(英文影印版) [Ｍ].北京:科学出版社.２０１２:１１８－１３１.[８]㊀万永革.数字信号处理的ＭＡＴＬＡＢ实现[Ｍ].北京:科学出版社.２００８:２４８－２６.[９]㊀陈真ꎬ王钊.ＩＩＲ数字滤波器的仿真设计与分析[Ｊ].实验技术与管理.２０１６(７):１２２－１２５.[１０]㊀文智江ꎬ朱明日.高频信号直接采样系统中的抗混叠滤波器设计[Ｊ].微型机与应用.２０１３ꎬ３２(２):２８－３３.[１１]㊀彭永胜ꎬ王太勇ꎬ范胜波ꎬ等.高品质抗混叠滤波器设计[Ｊ].西南交通大学学报ꎬ２００３(５):５９６－６０１.ＤｅｓｉｇｎａｎｄＳｉｍｕｌａｔｉｏｎｏｆｔｈｅＡｎｔｉ－ａｌｉａｓＩＩＲＤｉｇｉｔａｌＦｉｌｔｅｒＬＩＵＷｅｎ－ｆｅｉ(ＳｃｈｏｏｌｏｆＰｈｙｓｉｃｓａｎｄＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬＱｉｌｕＮｏｒｍａｌＵｎｉｖｅｒｓｉｔｙꎬＪｉｎａｎ２５０２００ꎬＣｈｉｎａ)Ａｂｓｔｒａｃｔ:㊀ＩｎｄｅｓｉｇｎｏｆＩＩＲｈｉｇｈ－ｐａｓｓａｎｄｂａｎｄ－ｓｔｏｐｄｉｇｉｔａｌｓｉｇｎａｌｆｉｌｔｅｒｐｒｏｃｅｓｓｉｎｇꎬｔｈｅｍｅｔｈｏｄｏｆｉｍ￣ｐｕｌｓｅｉｎｖａｒｉａｎｃｅｐｒｏｃｅｄｕｒｅｗｉｔｈ'ａｎａｌｏｇ－ａｎａｌｏｇｆｒｅｑｕｅｎｃｙｔｒａｎｓｆｏｒｍａｔｉｏｎ'ｔａｋｅｓｓｐｅｃｔｒｕｍａｌｉａｓꎬｂｕｔｔｈｅｍｅｔｈｏｄｏｆ'ｄｉｇｉｔａｌ－ｄｉｇｉｔａｌｆｒｅｑｕｅｎｃｙｔｒａｎｓｆｏｒｍａｔｉｏｎ'ｃａｎａｖｏｉｄｓｐｅｃｔｒｕｍａｌｉａｓ.Ｔｈｅｉｍｐｌｅｍｅｎｔａｔｉｏｎｓｔｅｐｓａｎｄｍｅｔｈｏｄｓｏｆｔｈｅａｎｔｉ－ａｌｉａｓＩＩＲｄｉｇｉｔａｌｆｉｌｔｅｒｄｅｓｉｇｎａｒｅｐｒｏｐｏｓｅｄｂｙｕｓｅｏｆＢｕｔｔｅｒｗｏｒｔｈｂａｎｄ－ｓｔｏｐｆｉｌｔｅｒꎬｔｈｅｓｉｍｕｌａｔｉｏｎｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｍｅｔｈｏｄｉｓｓｕｉｔａｂｌｅｆｏｒＩＩＲｄｉｇｉｔａｌｆｉｌｔｅｒｄｅｓｉｇｎ.Ｋｅｙｗｏｒｄｓ:㊀ｓｐｅｃｔｒｕｍａｌｉａｓꎻｉｍｐｕｌｓｅｉｎｖａｒｉａｎｃｅｐｒｏｃｅｄｕｒｅꎻｄｉｇｉｔａｌ－ｄｉｇｉｔａｌｆｒｅｑｕｅｎｃｙｔｒａｎｓｆｏｒｍａｔｉｏｎ０３１。
抗混叠滤波器设计方案
抗混叠滤波器设计抗混叠滤波器的设计包括一个过采样架构和一个补充数字抽取滤波器。
这个过采样架构将那奎斯特频率放置在远离信号带宽的位置上，而数字抽取滤波器衰减大多数有害的带外信号。
当把二者组合在一起时，它们可以实现更加自由的抗混叠滤波器响应，只需几个分立式组件即可实现这一功能。
图1：用一个适当的抗混叠滤波器来阻止这些混叠我们知道，在高精度ADC应用中使用抗混叠滤波器是有益的，不过，设计合适的抗混叠滤波器也同样重要—如果你不小心的话，就像把有害误差从系统中消除一样，很容易将有害误差引入到你的系统中。
在为你的应用设计抗混叠滤波器时，请考虑以下3个通用指导原则：1.选择你的滤波器截止频率最简单的抗混叠滤波器是一个单极、低通滤波器，如图2所示，它使用一个串联电阻器 (R) 和共模电容器 (CCM)。
设计这个滤波器的第一步就是选择所需的截止频率，fC。
在fC上，滤波器的响应滚降至-3dB，并且在频率域范围内继续以-20dB/十倍频的速度减少。
选择一个比ADC调制器采样频率，fMOD，至少低十倍频的截止频率，其目的在于，在这些频率上以10倍或更高倍数打压带外噪声。
对于增加的衰减，通过增加R和CCM 的值来进一步减少截止频率。
我在上一篇文章中提到过，你的数字抽取滤波器的用途就是提供帮助，所以就没有必要在所需信号带宽之后立即设定你的抗混叠滤波器截止频率。
方程式1计算出单极、低通滤波器的截止频率为-3dB：图2.ADC输入上的单极、低通滤波器有时候，一个单极、低通滤波器也许还不够。
诸如振动感测等应用也许是用更少的过采样来分析更宽带宽上的信号。
这就使数字抽取滤波器的通带更加靠近fMOD，并且使得抗混叠滤波器的滚降空间更小。
在这些情况下，你可以添加一个包含额外RC对的第二极或第三极，以实现一个更加灵敏的滤波器响应。
图3中显示的是，设计用于ADC的单极和双极滤波器的响应；这个ADC在fMOD = 1MHz上对输入进行采样。
抗混叠滤波1
抗混叠滤波器【摘要】为了最大程度地抑制或消除频谱混叠对动态测控系统的影响，必须利用抗混叠滤波器。
设计抗混叠滤波器时不仅要满足采样定理的要求，还必须考虑 A/D 转换器的转换精度，从系统设计的角度综合考虑才能得到符合要求的抗混叠滤波器。
【关键词】抗混叠滤波；谐波分析【 abstract 】 in order to maximize the suppress or eliminate the influence of the measurement and control system of the dynamic spectrum aliasing, must use of anti aliasing filter.Anti aliasing filter design should not only meet the requirements of the sampling theorem, must also consider the conversion precision of A/D converter, considering from the Angle of system design can be meet the requirements of anti aliasing filter.【 key words 】 anti aliasing filter;Harmonic analysis1、引言抗混叠滤波器（anti-alias filter）是一个低通滤波器，用以在输出电平中把混叠频率分量降低到微不足道的程度。
动态信号测试分析系统中为什么要使用抗混滤波器呢？大家都知道“奈奎斯特采样定律”，在对模拟信号进行离散化时，采样频率f2至少应2倍于被分析的信号的最高频率f1,即：f2≥2 f1；否则可能出现因采样频率不够高，模拟信号中的高频信号折叠到低频段，出现虚假频率成分的现象，称之为：混叠。
超声回波信号检测的抗混叠设计
超声回波信号检测的抗混叠设计王启超;沈希忠【摘要】波形离散采样所产生的混叠问题是超声检测中所要关注的重要问题之一，容易被人忽视，处理不好可能会得到完全错误的结果。
针对超声波信号处理中的混叠现象，进行了抗混叠硬件设计。
超声回波信号采用射频变压器转换为差分信号，通过设计的窄带接口进行抗混滤波处理，最终输入到AD9233实现过采样。
仿真实验结果表明该设计可有效改善信号频带的混叠现象。
%The aliasing produced by discrete waveform sampling is one of the main problems in the ultrasound detection,is easy to be ignored and causes a wrong result by improper detection. A method of anti⁃aliasing hardware design is proposed to eliminate the aliasing phenomenon appearing in the ultrasound echo signal processing. The ultrasound echo signal is converted to differential signal in the design,and the differential signal is filtered through the narrow⁃band interface. The differential signal is entered into AD9233 to achieve the oversampling. Simulation results show that the design can improve the phenomenon of signal aliasing effectively.【期刊名称】《现代电子技术》【年(卷),期】2013(000)009【总页数】4页(P67-70)【关键词】抗混滤波;阻抗匹配;超声检测;过采样;频带混叠【作者】王启超;沈希忠【作者单位】上海海事大学物流工程学院，上海 201306;上海应用技术学院电气与电子工程学院，上海 201418【正文语种】中文【中图分类】TN911.7-34;TB5530 引言超声波检测因具有实现简单、对人体无危害、检测速度快等优点[1]，而被广泛应用在交通[2⁃3]、塑料工业[4]、航空维修[5]等领域中。
基于阻抗拟合法设计ADS6444前端抗混叠滤波器
基于阻抗拟合法设计ADS6444前端抗混叠滤波器摘要：本文介绍了4通道，14位模数转换器ads6444的模拟输入特性，提出了一种借助拟合输入阻抗设计仿真ads6444前端的抗混叠滤波器的方法。
并通过对比此法和常用抗混叠滤波器设计方法的设计效果证明了此法具有一定的优越性。
关键词：ads 抗混叠滤波器 ads6444 阻抗拟合中图分类号：tm93 文献标识码：a 文章编号：1007-9416(2012)01-0047-02a/d变换器（adc，analog-to-digital converter）作为模拟和数字的纽带已经成为现代电子设备中不可或缺的一部分。
这使得a/d变换器在测控、无线通信、雷达、软件无线电的诸多领域都有着广泛的应用。
在应用需求的推动下，adc的采样速率，功耗，噪声的方面的性能都在不断提高。
与此同时，系统对adc前端电路也提出了更高的要求。
其中，抗混叠滤波器更是影响adc性能的关键。
本文详细讨论了多通道，高速adc—ads6444应用于零中频接收机时其前端抗混叠滤波器的设计与仿真方法。
1、器件特性ads6444是ti公司推出的4通道，14位模数转换器，具有高转换率，低功耗，小封装等特点。
它是一款cmos开关电容型流水线模数转换器，输入端没有输入缓冲器，外部差分输入信号直接与内部开关电容的跟踪/保持电路相连接。
这种结构可以提高采样速率，降低功耗，但却使得器件的输入阻抗随时间和信号频率不同而变化。
ads6444在跟踪模式下的差分阻抗幅值与输入信号频率之间的曲线由图2左侧的曲线可知,在跟踪模式下,差分输入阻抗一般为复数,包括实部的电阻特性和虚部的电容特性。
因此，要充分提高ads6444的性能就必须设计出相应的抗混叠滤波器，使其在工作频率范围内阻抗最大程度的匹配。
2、滤波器的设计根据系统性能的需求，抗混叠滤波器应满足下面的指标要求：3db截止频率：30mhz；0—20mhz平坦度：±0.5db；等起伏带宽：20mhz；带外抑制@61.44mhz：≥45dbc。
音频抗混叠滤波器设计
实验四音频抗混叠滤波器设计[实验目的]学习用Matlab进行滤波器设计仿真。
[实验内容]题目要求：1）设计Butterworth型音频抗混叠滤波器；2）参数：下通带频率300Hz；上通带频率3400Hz；下阻带频率280Hz；上阻带频率3600Hz；通带最大衰减0.3dB；阻带最小衰减40dB；3）采用一低通滤波器和一高通滤波器级联；4）分别确定LPF和HPF的性能指标；5）求出两滤波器的系统函数和频率响应，并画出其幅频特性曲线；6）求整个滤波器的系统函数和频率响应，并画出其幅频特性曲线。
编程原理：Matlab 基础，buttord(),butter(),freqs()等函数的调用。
程序脚本，带注释%LPF的设计如下：Wp1=2*pi*3200;Ws1=2*pi*3600;Ap=0.3;As=40;[N1,Wc1]=buttord(Wp1,Ws1,Ap,As,'s');fprintf('Order of the LPF=%.0f\n',N);[num1,den1]=butter(N1,Wc1,'s');disp('Numerator polynomial 1');fprintf('%.4e\n',num1);disp('Denominator polynomial 1');fprintf('%.4e\n',den1);omega=[Wp1 Ws1]; h=freqs(num1,den1,omega); fprintf('Ap1=%.4f\n',-20*log10(abs(h(1)))); fprintf('As1=%.4f\n',-20*log10(abs(h(2)))); omega=[0:200:12000*pi];h1=freqs(num1,den1,omega);gain1=20*log10(abs(h1));subplot(2,2,1)plot(omega/(2*pi),gain1);xlabel('Frequency in Hz');ylabel('Gain1 in dB');%HPF的设计如下：Wp2=2*pi*340; Ws2=2*pi*280; Ap=0.3; As=40; [N2,Wc2]=buttord(Wp2,Ws2,Ap,As,'s');fprintf('Order of the HPF=%.0f\n',N2);[num2,den2]=butter(N2,Wc2,'high','s');disp('Numerator polynomial 2');fprintf('%.4e\n',num2);disp('Denomianator polynomial 2');fprintf('%.4e\n',den2);omega=[Wp2 Ws2];h2=freqs(num2,den2,omega);fprintf('Ap2=%.4f\n',-20*log10(abs(h2(1)))); fprintf('As2=%.4f\n',-20*log10(abs(h2(2)))); omega=[0:200:12000*pi];h2=freqs(num2,den2,omega);gain2=20*log10(abs(h2));subplot(2,2,2)plot(omega/(2*pi),gain2);xlabel('Frequency in Hz');ylabel('Gain 2 in dB');%LPF与HPF的级联如下：h=h1.*h2;gain=20*log10(abs(h));subplot(2,2,3)plot(omega/(2*pi),gain);xlabel('Frequency in Hz');ylabel('Gain in dB'); 仿真结果、图形：Order of the LPF=33Numerator polynomial 10.0000e+0000.0000e+0000.0000e+0000.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+0000.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+0000.0000e+0000.0000e+0000.0000e+0001.1985e+220 Denominator polynomial 1 1.0000e+0006.7110e+0052.2519e+0115.0342e+0168.4301e+0211.1272e+0271.2527e+0321.1896e+0379.8458e+0417.2108e+0464.7281e+0512.8017e+0561.5117e+0617.4739e+0653.4033e+0701.4335e+0752.0412e+084 6.9398e+088 2.2076e+093 6.5824e+097 1.8424e+102 4.8468e+1061.1994e+1112.7942e+115 6.1303e+1191.2669e+1242.4664e+128 4.5219e+132 7.8042e+136 1.2671e+1411.9334e+1452.7694e+1493.7184e+1534.6712e+1575.4788e+1615.9841e+1656.0679e+1694.9168e+1773.8919e+1812.8052e+1851.8273e+1891.0656e+1935.4989e+1962.4733e+2009.5048e+2033.0361e+2077.7438e+2101.4794e+2141.8831e+2171.1985e+220Ap1=0.2552As1=39.9998Order of the HPF=31 Numerator polynomial 2 1.0000e+0000.0000e+0000.0000e+0000.0000e+0000.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+000 0.0000e+0000.0000e+0000.0000e+0000.0000e+0000.0000e+0000.0000e+000 Denomianator polynomial 2 1.0000e+0004.0298e+0048.1196e+0081.0888e+0131.0912e+0178.7040e+0205.7449e+0243.2214e+0281.5635e+0326.6589e+0352.5143e+0398.4827e+0422.5720e+0467.0391e+0491.7442e+0533.9206e+0568.0021e+0591.4830e+0632.4934e+0663.7953e+0695.2145e+0726.4389e+0757.1038e+0786.9485e+0815.9641e+0844.4310e+0872.7967e+0901.4607e+0936.0713e+0951.8861e+0983.8997e+1004.0314e+102Ap2=0.2496As2=40.0000Warning: Log of zero.> In C:\MATLAB6p5\toolbox\matlab\elfun\log10.m at line 17 In C:\MATLAB6p5\work\hbpf.m at line 34Warning: Log of zero.> In C:\MATLAB6p5\toolbox\matlab\elfun\log10.m at line 17In C:\MATLAB6p5\work\hbpf.m at line 40结果分析和结论：实验证明，当通带和阻带截频太近时，滤波器物理上很难实现。
抗混滤波
目录1.前言 (1)2.系统总体方案设计 (2)2.1方案比较 (3)2.2方案论证 (3)2.3方案选择 (4)3单元模块设计 (5)3.1前置放大器 (5)3.2电源电路 (6)3.3时钟电路 (8)3.3.1ICL8038的简介 (8)3.3.2时钟电路的设计 (9)3.4分频电路 (10)3.4.1数字锁相环CC4046 (11)3.4.2分频电路的设计 (12)3.5抗混叠滤波电路 (13)3.5.1产生混叠的来源 (13)3.5.2抗混叠滤波器的选择 (13)3.5.3开关电容滤波器 (14)3.5.4滤波器电路设计 (17)4 系统调试 (20)5 系统功能和指标参数 (21)5.1系统功能 (21)5.2系统指标参数 (21)6 设计总结和体会 (22)6.1设计总结 (22)6.2设计的收获体会 (22)致谢 (23)【参考文献】 (23)附录抗混叠滤波电路总图 (24)1.前言随着“信息时代”的到来,对信号的分析显得越来越重要。
而频谱分析仪对于信号分析来说是不可少的。
它是利用频率域对信号进行分析、研究，同时也应用于诸多领域，如通讯发射机以及干扰信号的测量，频谱的监测，器件的特性分析等等。
各行各业、各个部门对频谱分析仪应用的侧重点也不尽相同。
但是，无论在哪一个行业，我们都要求频谱分析仪具有良好的抗混叠滤波作用，以防止外界的干扰。
其中，MAXIM公司生产的MAX291/292/293/294/295/296/297系列8阶低通开关电容滤波器由于使用方便（基本上不需外接元件）、设计简单（频率响应函数是固定的，只需确定其拐角频率即截止频率)、尺寸小（有8-pin DIP封装）等优点，在ADC的反混叠滤波、噪声分析、电源噪声抑制等领域得到了广泛的应用。
MAX291/295为巴特沃思型滤波器，在通频带内，它的增益最稳定，波动小，主要用于仪表测量等要求整个通频带内增益恒定的场合。
MAX292/296为贝塞尔（Bessel）滤波器，在通频带内它的群时延时恒定的，相位对频率呈线性关系，因此脉冲信号通过MAX292/296之后尖峰幅度小，稳定速度快。
多级抗混叠滤波器的优化设计
2010年8月Aug .2010 华南师范大学学报(自然科学版)JOURNAL OF S OUT H CH I N A NORMAL UN I V ERSI TY (NAT URAL SC I ENCE E D I TI O N ) 2010年第3期 No .3,2010收稿日期:2010-03-31基金项目:广东省科技攻关资助项目(2008B0080701053);广东省产学研资助项目(2009B090300336)作者简介:周卫星(1958—),男,江苏睢宁人,华南师范大学副教授,主要研究方向:信号处理和嵌入式系统,Email:zhouwx@scnu .edu .cn .文章编号:1000-5463(2010)03-0050-03多级抗混叠滤波器的优化设计周卫星,占履军,林雪君(华南师范大学物理与电信工程学院,广东广州510631)摘要:针对在大抽取率的情况下,采样率变换系统对抗混叠滤波器性能指标的高要求,讨论了采用多级变换实现大抽取率采样变换的工作原理,并利用MAT LAB 对多种分级组合时滤波器的阶数和乘法运算量进行了仿真分析,最后给出了实现多级采样率变换系统优化设计的基本原则.关键词:采样率变换;抗混叠滤波器;多级系统中图分类号:T N911.72 文献标志码:A 采样率变换在信号处理中有着广泛的应用.20世纪70年代出现的两通道正交镜像滤波器组应用于语音信号的压缩,就是采样率变换的一个典型应用.另外,随着软件无线电技术的发展,ADC 器件越来越接近系统的前端,所产生的数据量也越来越大,使后续的DSP 器件或FPG A 器件不堪重负.无线电接收机接收的是系统的整个频段,但对单个用户来说,在一个时间内,只会占用其中一个很窄的信道,因此,可以通过采样率变换降低信道的数据量,以减轻基带处理部分对DSP 或FPG A 计算能力的要求[1].降低采样频率称为抽取,当抽取率很高时,通常采用多级抽取技术.多级抽取所需的计算量要比单级直接抽取小得多,但如何在设计中合理分配各级的抽取率,保证混叠误差最小的情况下使滤波器的效率最佳,是多级抽取滤波器设计的关键之一[2].1 采样率转换系统的多级实现要进行无失真的抽取,必须进行抗混叠滤波,这个抗混叠滤波器的通带宽度为f S /(2D ),D 为抽取因子.以移动通信系统为例,D 一般为100～1000,这样高倍数的抽取因子,所要求的抗混叠滤波器的带宽很窄,且过渡带也非常陡峭.过渡带非常陡峭的数字滤波器,其阶数都会很大,可达到几百甚至上千阶,这对滤波器的实现会带来很大的困难.而且阶数太大,还容易会使系统的特性非常不稳定.因此在实际的设计中,一般都采用多级结构进行分级滤波和抽取,以求降低对抗混叠滤波器的要求.如果抽取因子D 可以分解为J 个整数的乘积,即D =7ji =1D i .按整数因子D 抽取的系统可用图1所示的J 级整数因子抽取的级联来实现[3].图1 J 级整数因子抽取的级联Fig .1 The cascade of J -level integer fact or extracti on 图1中输入序列的采样频率F x =F s ,第i 级输出序列的采样频率为:F i =F i -1/D i (i =1,2,3,…,j ),h i (n )是第i 级的抗混叠滤波器,其阻带截止频率应满足:ωsi =π/D i .(1)相应的模拟截止频率为:F si =F i2=f i -12D i.(2)按照式(1)和式(2)设计的每一级抗混叠滤波器,可以保证各级抽取后无频谱混叠现象.但通过下面的分析可以证明,在保证总抽取系统输出要求的情况下,各级滤波器的过渡带可以放宽,从而使滤波器的阶数降低.按整数因子D 抽取,只能且只需保留输入信号x (n )中的频谱成分的范围为:0≤f ≤F x /(2D ),所以用多级实现时,只要使每级滤波器在该频段上无频谱混叠,就可保证系统输出信号的频谱成分在0≤f ≤F x /(2D )中无混叠分量.设系统总的频率响应如图2(a )所示,其中:通带为0≤f ≤f p ;过渡带为f p ≤f ≤f s ;阻带截止频率为f s ≤F x /(2D ).在多级级联系统中,为保证总系统的通带,各级滤波器的通带截止频率f pi 应不小于系统总响应的通带截止频率f p .这里取第i 级的通带截止频率为f pi =f p (i =1,2,3,…,j );(3)第i 级的阻带截止频率为f si =F i -f s (i =1,2,3,…,j ).(4)此时,第i 级滤波器的频率响应特性如图2(b )所示,第i 级抽取器输出端频谱示意图如图2(c )所示.图2 频谱示意图Fig .2 Spectru m diagra m由图2(c )可见,在0≤f ≤f s 上无频谱混叠.用式(2)确定h i (n )阻带截止频率时,其过渡带宽度为:ΔB 1=f si -f p =F i2-f p .用式(3)和式(4)确定h i (n )阻带截止频率时,其过渡带宽度为:ΔB 2=f si -f p =F i -f s -f p .采用上述2种条件确定的过渡带之间的变化为:ΔB 2-ΔB 1=F i2-f s .通常总有F i >2f s ,可见,采用式(3)、(4)确定的h i (n )的过渡带,其宽度要大于由式(2)确定的h i (n )的过渡带.由于过渡带变宽,滤波器的阶数会减少,使滤波器的实现更为方便.2 多级采样率变换系统的优化分析当抽取因子D 确定后,在进行多级变换时,怎样合理地分配各级的抽取系数D i ,使系统的空间和时间代价最低,是设计多级系统的一个关键.在实际设计中,各级一般采用抽取率为2的抽取器为基本单元,若抽取率D =D 1×2K,则在第一级采用运算简单的级联积分梳状抽取(Cascaded I ntegrat or -Comb,C I C )滤波器,其抽取率为D 1,其后,采用K 个半带滤波器和2倍抽取器[1].首先分析一个实例.考虑从带宽为4000Hz (采样频率为F s =8000Hz )的信号中分离出40Hz 以下的频率成分.采用降采样的抽取技术,将采样频率由8000Hz 降到80Hz,即D =100.为了进行比较,图3分别给出了单级直接抽取时,线性相位F I R 滤波器的幅频响应(虚线)和D 1=25、D 2=4的两级抽取后的输出幅频响应(实线).图3 100倍直接抽取和2534二级抽取的幅频响应图Fig .3 The a mp litude frequency res ponse diagra m of direct ex 2tracti on of 100ti m es and 2nd -level extracti on of 2534 2种方式的其他数据比较如表1所示.从表1可以看出,采用二级抽取时,不但系统的频率响应比直接抽取时要好,而且对应滤波器的阶数也只占直接抽取时的616507%,乘法运算量占直接抽取的1317993%.表1 100倍直接抽取和二级抽取的比较Tab .1 The comparis on of direct extracti on of 100ti m es and2nd -level extracti on滤波器阶数乘法运算量/(次・秒-1)直接抽取5022401760二级抽取33455440 显然,对于D =100的抽取要求,采用多级级联时,各级的抽取率并不只有2534一种分解的可能,2035、103532、5353232等都可以组成多级系统,这时就存在一个哪种分解方案最优的问题.图4、图5是运用matlab 计算出D =50和D =100倍抽图4 D =50时,多级滤波器的阶数占直接抽取的百分比Fig .4 The percentage of the order of multistage filter when D =5015第3期周卫星等:多级抗混叠滤波器的优化设计图5 D =100时,各种组合时滤波器的总阶数Fig .5 The t otal order of filter by vari ous combinati ons whenD =100取时各种分解方案的比较. 数字滤波器的乘法运算量与滤波器的阶数是直接相关的,一般情况下,阶数越大,对应的乘法运算量越大.由图4、图5可见,不同的分级组合在空间(阶数)和时间(乘法运算)的复杂度上会有很大的不同.分析上面的结果,可以看出,由一级、二级到三级的方案中,滤波器的阶数和计算量递减较快,但由三级到四级阶数和数据量的减少远不如一级到二级、二级到三级明显.对于二级组合D =2534:总阶数为334,乘法运算量占直接抽取13180%;三级组合D =103532:总阶数为182,乘法运算量占直接抽取的11133%;四级组合D =5353232:总阶数为165,乘法运算量占直接抽取的11179%.3 总结当数字信号多速率变换时要求有较大的抽取率,采用单级实现时,对相应的抗混叠滤波器(抗镜像滤波器)将有很高的指标要求,有时这些指标是难以实现的.而如果将单级实现转化为多级级联实现,则可使各级滤波器的阶数大大下降,对应的运算量也大幅减少.利用前述matlab 软件进行的各种设计方案的比较,可以得到下面结论:(1)运算量降低的方案与优化存储量的设计方案基本一致.(2)抽取率很大时,采用多级结构,不管是运算量还是存储量都较单级结构优越.(3)当各级抽取比满足D 1≥D 2≥D 3≥…≥D i ,多级结构较优.当需要的抽取率并不是整数时,需要通过内插和抽取的组合.例如,当需要进行215倍的抽取时,可先进行2倍内插,然后进行5倍的抽取.本文只对抽取进行了分析,对于内插,读者可参考有关文献.参考文献:[1] 李翔,万栋义.数字下变频中抽取技术研究[J ].电子科技大学学报,2006,35(4):471-473;523.L I Xiang,WAN Dongyi .Research on deci m ati on tech 2nique of digital downconversi on[J ].Journal of University of Electr onic Science and Technol ogy of China,2006,35(4):471-473;523.[2] 郑拯国,陈光梦.一种用于软件无线电中的有效的采样率转换算法[J ].微型电脑应用,2007,23(11):9-10.ZHE NG Zhenguo,CHE N Guang meng .An effective con 2versi on algorith m of sa mp ling rate app lied in s oft w are wireless [J ].M icr ocomputer App licati ons,2007,23(11):9-10.[3] 伯卡斯,拉卡斯.数字信号处理:原理、算法与应用[M ].张晓林,译.北京:电子工业出版社,2004.O PT I M I ZAT I O N O F M U L T I -L EVE L ANT I -AL I AS ING F I L TERZHOU W eixing,ZHAN Lujun,L IN Xuejun(School of Physics and Teleommunicati on Engineering,South China Nor mal University,Guangzhou 510631,China )Abstract:The realizati on p rinci p le of large extracti on rate samp ling transfor m by multi -stage sa mp ling rate con 2versi on is discussed f or large deci m ati on rate .The order and multi p licati on computati on of vari ous combinati on fil 2ters are calculated in virtue of the Matlab language .Finally,the basic realizati on and op ti m izati on p rinci p le of multi -stage sa mp ling rate conversi on syste m are p r oposed .Key words:sa mp le rate conversi on;anti -aliasing filter;multi -level system【责任编辑 庄晓琼】25华南师范大学学报(自然科学版)2010年。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
抗混叠滤波器设计
抗混叠滤波器的设计包括一个过采样架构和一个补充数字抽取滤波器。
这个过采样架构将那奎斯特频率放置在远离信号带宽的位置上，而数字抽取滤波器衰减大多数有害的带外信号。
当把二者组合在一起时，它们可以实现更加自由的抗混叠滤波器响应，只需几个分立式组件即可实现这一功能。
图1：用一个适当的抗混叠滤波器来阻止这些混叠
应用中使用抗混叠滤波器是有益的，不我们知道，在高精度ADC过，设计合适的抗混叠滤波器也同样重要—如果你不小心的话，就．
像把有害误差从系统中消除一样，很容易将有害误差引入到你的系个通用指3统中。
在为你的应用设计抗混叠滤波器时，请考虑以下导
原则：
选择你的滤波器截止频率1.
所示，它2最简单的抗混叠滤波器是一个单极、低通滤波器，如图。
设计这个滤波器的 (R) 和共模电容器 (CCM)使用一个串联电阻器上，滤波器的响应滚降。
在fC第一步就是选择所需的截止频率，fC 十倍频的速度减少。
，并且在频率域范围内继续以至-3dB-20dB/
，至少低十倍频的截止频调制器采样频率，选择一个比ADCfMOD倍或更高倍数打压带外噪声。
率，其目的在于，在这些频率上以10的值
来进一步减少截止频率。
对于增加的衰减，通过增加R和CCM
我在上一篇文章中提到过，你的数字抽取滤波器的用途就是提供帮助，所以就没有必要在所需信号带宽之后立即设定你的抗混叠滤波器截
止频率。
方程式1计算出单极、低通滤波器的截止频率为-3dB：
2.ADC输入上的单极、低通滤波器图
有时候，一个单极、低通滤波器也许还不够。
诸如振动感测等应用也许是用更少的过采样来分析更宽带宽上的信号。
这就使数字抽取，并且使得抗混叠滤波器的滚降空间更滤波器的通带更加靠近fMOD对的第二极或第三小。
在这些情况下，你可以添加一个包含额外RC 极，以实现一个更加灵敏的滤波器响应。
的单极和双极滤波器的响应；这个中显示的是，设计用于ADC图3上对输入进行采样。
双极滤波器扁平通带向外fMOD = 1MHz在ADC扩展至大约20kHz，并且仍然能够在1MHz上实现-60dB的衰减。
单极和双极低通滤波器的频率响应图3.
2.考虑差分与共模滤波器之间的关系
）的电压，所转换两个独立输入之间（例如INP与INN很多ADC以，设计人员经常在每个输入上放一个共模滤波器，以保持系统共。
然而，组件容差将使任意两个滤波器不匹配，并且 (CMR)模抑制性能，这是因为对共同信号的滤波操作不CMR会降低频率范围内的同。
这就通过人们已知的共模至差分转换产生一个差分信号误差。
，计算出共CTOLRTOL，和电容器容差，2方程式使用电阻器容差，：下的CMR率定在波叠抗模混滤器指频
中所示，可以考虑添加一个差分滤4的应用，如图CMR对于需要高．CDIFF 2个共模滤波器提供补充。
通过将差分电容器波器，以便为倍，
将差分截止频率设定为比共模截止频率低10增加到比CCM大倍频。
这样可以减轻由共模组件不匹配所引入的误差，并且生成10计算出差分低通滤波器3一个更加灵敏的总体滤波器响应。
方程式 2。
的截止频率。
需要注意的是，分母中有一个额外的因子
添加了一个差分滤波器的共模滤波器图4. 选择合适的组件值3. 将电阻器添加到信号路径中将在测量中引入有害噪声和误差，所以，不论何时都有必要将它们控制在合理的范围内。
或热噪声—可被建模为电压源与你电阻器噪声—也被称为Johnson
的理想“无噪声”电阻器相串联。
总的说来，你不希望电阻器热噪
的噪底以下就非常重ADC声占据整条信号链，那么，将其保持在 vn 要。
方程式4计算出电阻器热噪声的噪声密度，：
是温度值，单位玻尔兹曼常量在这里，k = (1.38E-23 J/K)，而T 为开尔文。
串联电阻也会在输入偏置电流出现时引入小的偏移电压。
虽然你也许能够在之后校准这个值，不过还是要尽可能地限制电阻器尺寸，特别是在偏置电流有可能变得很大时更应如此。
与滤波器电阻器不同，你能够使用的电容器的值越高，效果就越是如何对输入进行采样ADC好。
如需了解其中的原因，就必须知道的。
调制器的开关的输入直接与不包含集成缓冲器的增量-累加ADCADC 电容器采样结构相连。
这个采样结构包含一个开关网络，以及电容显示的是一个经简化示5的采样电容器。
图或值大约为10pF20pF例。
一个图5.ADC中的经简化开关电容器采样结构
采样期间，这个开关电容器电路在外部电路上放置了一个瞬态负载。
这个滤波电容器帮助减少来自调制器的采样电荷注入，并且提，充电所需的某些瞬时电流。
滤波电容器CSAMPLE供为采样电容器，因子、低温度系数、以及稳Q越大，可用的电荷就越多。
由于其高类型的陶瓷电容器。
较大的电容器NP0/C0G定的电气特性，请使用技术规格，不过，需牢记的 (THD) 值也会改进总谐波失真等AC时间常量，并且需要一个更长的稳定时是，这就增加了滤波器的RC 间。
条指导原则已经使你为下一次的抗混叠滤波器设计做好我希望这3
准备。