SOPC设计流程简介

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

设计流程
NIOS ii 核 和标准外设
分析系统需求 在Qsys中定义、生成系统
集成Qsys系统到Quartus ii工程
定制指令 和外设逻辑 Altera硬件 抽象层和外 设驱动
定制硬件 模块
使用NIOS ii 开发软件
引脚分配、时序需求和其他设计约束 在NIOS ii 中调试/运行软件 编译硬件设计 下载可执行软件到目 硬件设计下载到FPGA
QSYS和SOPC
• 从quartus ii 10.1开始,altera推出了Qsys Beta版,而从 11.0开始则正式推出了Qsys取代了sopc builder。 • Qsys成功地在SOPC Builder基础上,实现了新的系统开 发特性以及新的高性能互联,从而进一步提高了FPGA设 计人员的效能。 • Qsys系统集成工具自动生成互联逻辑,连接知识产权(IP) 功能和子系统,从而显著节省了时间,减轻了FPGA设计 工作量。Qsys是下一代SOPC Builder工具,在FPGA优化 芯片网络(NoC)新技术支持下,与SOPC Builder相比,提 高了性能,增强了设计重用功能,更迅速的进行验证。
SOPC设计流程简介
讲解人:童声群
TIPS:
• 实验板DE2-115中Cyclone IV FPGA芯片在 Quartus II10.0以后的版本之后才支持。 • 相关资源:ftp://ftp.altera.com/outgoing/release/ • QuartusII需要破解后使用,NiosII不需要另外破解。 • 本示例流程所用的是QuartusII v13.0sp1版本以及 NiosII v13.0sp1版本。
将reset Vector memory 改为 epcs.epcs_contro l_port 将exception Vector memory 改为 sdram.s1 然后直接点击 finish
第一部分:Qsys
6. 生成系统
第一部分:Qsys
6. 生成系统(续)
File->Exit,开始在quartus中的设计
添加修改自己的代码
注意Project下有个bsp文件夹,里面有个system.h文件,所 有寄存器的信息都在这个文件里,对板上硬件的控制都是通过 修改寄存器里的数据进行的,详细方法请查阅相关资料。
在开发板中运行自己的应用程序
编译:Project->Build Project; 运行:Run->Run As->Nios ii Hardware。
execution.
第一部分:Qsys
• • • • • • 新建一个工程 打开Qsys设计界面 定制NiosII处理器 配置和连接外设 分配地址和中断 生成系统
第一部分:Qsys
1. 新建一个工程
选择device family:Cyclone IV E 选择device: EP4CE115F29C7(DE2-115实验板上的FPGA)
第二部分:Quartus ii
• 在QuartusII中完成自己的逻辑设计
添加CPU之前需添加相应的qip文件;SDRAM端口没有clk, 需手动添加,又由于SDRAM的clk要求比CPU的clk相移-75度, 所以需要创建一个PLL实现这个功能。
• 编译 • 进行引脚分配
Device and Pin Options->Dual-Purpose Pins下所有Value改为use as regular I/O; 管脚分配参考DE2-115中文使用手册,时钟信号-Y2,sdramclk-AE5; EPCS controller的管脚参照data0-N7,dclk-P3,sce-E2,sdo-F4进行分配; 完成管脚分配后再编译一次。
2. 打开Qsys设计界面
系统时钟50MHz,和实验板上提供的时钟频率一致
3. 定制NiosII处理器
Nios ii core 选Nios II/f;Instruction Cashe改为8k,Data cashe 设为none
第一部分:Qsys
4. 配置和连接外设
必须的外设:SDRAM controller(data width改为16) 、EPCS controller、system ID peripheral、JTAG UART 实验板上的led、switch、button都属于PIO,配置多个时可重复加 入PIO,然后rename即可。 如果需要用到实验板上其它的模块(如:LCD显示屏,VGA接口、 USB接口等)请自己查找相关的教程,根据教程加入相应的外设模块。
NIOS Ⅱ
• NIOS ii 是一个用户可配置的通用32位RISC嵌入式处理器, 它是SOPC(System On a Programmable Chip,片上可 编程系统)的核心。处理器以软核形式实现,具有高度灵 活性和可配置性。 • NIOS ii 的开发包括硬件开发和软件开发两部分。硬件开 发在Quartus ii 中实现,而软件开发部分是在Nios ii 软件 中实现的。所谓硬件开发就是用Quartus ii 和SOPC builder来建立自己需要的软核。 • DE2-115控制面板是基于一个实例化的Cyclone Ⅳ E FPGA的Nios ii 片上可编程系统,并有相应的软件运行于 片上存储器上。每一个输入/输出设备均由FPGA芯片内实 例化的Nios ii 处理器所控制。
第一部分:Qsys
4. 配置和连接外设(续) PIO
第一部分:Qsys
4. 配置和连接外设(续)
第一部分:Qsys
4. 配置和连接外设(续)
第一部分:Qsys
4. 配置和连接外设(续)
第一部分:Qsys
5. 分配地址和中断
第一部分:Qsys
5. 分配地址和中断(续)
wk.baidu.com
第一部分:Qsys
5. 分配地址和中断(续)
• 下载硬件逻辑
Tools->Programmer
第三部:Nios ii
创建一个新的应用程序
打开Nios ii,File->New->Nios ii Application and BSP from Template; 在弹出的对话框中点击SOPC information file name 后的…找到先前 quartus文件夹下的sopcinfo文件; 给自己的应用命名,应用模板选用 Hello world。
8.Running the software on the ISS and target hardware: Right click
the project name and choose Run As > Nios II Hardware. The IDE downloads the program to the FPGA on the target board and starts
用户C/C++ 应用程序代 码和定制库
标板上的NIOS ii 系统
在目标板上调试/运行软件
硬件:Quartus ii和Qsys 软件:Nios ii
优化软件和硬件
Steps:
1.Analyzing system requirements 2.Defining and generating Nios II system hardware in SOPC Builder 3.Integrating the SOPC Builder system into a Quartus II project 4.Compiling the Quartus II project & verifying timing 5.Download the FPGA configuration file (.sof) to the target board. 6.Creating a new project in the Nios II IDE 7.Compiling the project:Build the project
相关文档
最新文档