3 集成逻辑门电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
上页 下页 返回
数字电子技术基础
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低,
但随着工艺的改进,集成CMOS电路的速度已和
TTL电路不差上下。
上页 下页 返回
数字电子技术基础
2. MOS管开关电路 电阻负载反相器电路
上页 下页 返回
数字电子技术基础
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
+
V1 uI 10k
1V
-
Baidu Nhomakorabea
Rc 1k
+
Vcc
uO
5V
-
上页 下页 返回
数字电子技术基础
b. 三极管开关电路波形图
uI V2
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
延迟时间td ——从uI上跳开始
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
0.1I R
t
tS
数字电子技术基础
uI V2
o
V1 ICS iC
0.9ICS
存储时间tS——iC从ICS下降到
0.1ICS
o
0.9ICS的时间。
VCC uo
下降时间tf——iC从0.9ICS下降到
0.1ICS的时间。
o
关断时间toff ——ts与tf之和。
上页
ton
下页
t
t
toff
t
返回
数字电子技术基础
开关时间——三极管的接通时间ton、关断时间toff, 统称为开关时间。
a. 当u1<UT,T截止
uO=VDD(为高电平)
+
uI
-
b. 当u1为高电平时,T导通。
输出为低电平
+VCC (+5V) RD 3.3k
T+ uo
-
上页 下页 返回
数字电子技术基础
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit,简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及导
1
上页 下页 返回
数字电子技术基础
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时: 栅源电压uGS小于开启电压UT时,MOSFET 处于截止状态,相当于开关断开;
当uGS大于UT,MOSFET工作在变阻状态, 相当于开关接通。
(a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) (b) 射极耦合逻辑(ECL-Emitter Coupled Logic)
工作原理:
a. 当uI高电平时, 晶体管饱和导通, 输出uO0
b. 当uI低电平时 晶体管截止, 输出uOVCC
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
-
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
-
上页 下页 返回
数字电子技术基础
非门电平表 uI BJT工作状态 uO 低 截止 高 高 饱和 低
数字电子技术基础
+Vcc
uIA DA
uIB DB
反相器电路图
R
(A) RB1
+ 6.8k
uI
VBB
-
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
-
上页 下页 返回
数字电子技术基础
(3) 或非门
同理,可将二极管或门和非门复合在一起 可构成或非门。
或非门逻辑图
A B
1
1
L
A B
L AB
反相器的输出与 输入关系可表示为
L A
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
-
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
-
上页 下页 返回
数字电子技术基础
(2) 与非门
将二极管与门和晶体管非门复合在一 起可构成与非门。
与非门逻辑图
A B
&
1
L
A B
L AB
&
上页 下页 返回
线制作在一块半导体基片(芯片)上,并封装在一个壳体内 所构成的完整电路。
数字集成电路就是用来处理数字信号的集成电路。
2. 集成电路的特点
与分立元件电路相比,集成电路具有重量轻、体积小、功 耗低、成本低、可靠性高和工作速度高等优点。
上页 下页 返回
数字电子技术基础
3. 数字集成电路的分类: (1) 按电路内部有源器件的不同可分为 a. 双极型晶体管集成电路: 主要有:
给三极管的集电结并联 一个肖特基二极管(高速、 低压降),可以限制三极管 的饱和深度,从而使开断 时间大大缩短。
将三极管和肖特基二极管制 作在一起,构成肖特基晶体管, 可以提高电路的开关速度。
(a) 电路图; (b) 电路符号 上页 下页 返回
数字电子技术基础
2. 晶体管逻辑电路 (1) 反相器(非门)
开关时间越短,开关速度也就越高。 b) 影响开关时间的因素
管子的结构工艺,外加输入电压的极性及大小 。
c) 提高开关速度的途径 制造开关时间较小的管子;设计合理的外电路。
上页 下页 返回
数字电子技术基础
通常toff > ton、ts > tf。因此控制三极管的饱和深度,减小ts 是缩短开关时间、提高开关速度的一个主要途径。
t
上页 下页 返回
数字电子技术基础
2. 二极管逻辑电路 (1) 二极管与门
+Vcc R
uIA DA
uIB DB
uO
二极管与门电平表
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
上页 下页 返回
数字电子技术基础
(2) 二极管或门
uIA
DA
DB uIB
uO R
二极管或门电平表
输入
uIA
uIB
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
低
低
低
高
高
低
高
高
输出
uO 低 高 高 高
上页 下页 返回
数字电子技术基础
3.1.2 三极管的开关特性 1. 动态开关特性 (1) 静态开关特性
如果三极管只工作在截止状态,管子截止相当 于开关断开。
如果三极管只工作在饱和状态,管子饱和相 当于开关接通。
三极管这种在外加电压作用下,截止和饱和后 的稳态模型,它反映了三极管的静态开关特性。
数字电子技术基础
MOSFET的开关模型
d
uGS < UT
截止状态
g
d
u+_GS
s
s
g
b
变阻状态
s
uGS > UT
g s u+_GS
d s
MOS场效应管的开关速度往往比双极型管低,
但随着工艺的改进,集成CMOS电路的速度已和
TTL电路不差上下。
上页 下页 返回
数字电子技术基础
2. MOS管开关电路 电阻负载反相器电路
上页 下页 返回
数字电子技术基础
(2) 动态开关特性 a. 三极管开关电路图
V2
S
RB
2V
+
V1 uI 10k
1V
-
Baidu Nhomakorabea
Rc 1k
+
Vcc
uO
5V
-
上页 下页 返回
数字电子技术基础
b. 三极管开关电路波形图
uI V2
a) 开关时间
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
延迟时间td ——从uI上跳开始
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
上页 下页 返回
数字电子技术基础
二极管的实际开关特性:
u UF
O
t1
t
开关时间: 一般为几十到 UR
几百纳秒。
i
IF O IR
0.1I R
t
tS
数字电子技术基础
uI V2
o
V1 ICS iC
0.9ICS
存储时间tS——iC从ICS下降到
0.1ICS
o
0.9ICS的时间。
VCC uo
下降时间tf——iC从0.9ICS下降到
0.1ICS的时间。
o
关断时间toff ——ts与tf之和。
上页
ton
下页
t
t
toff
t
返回
数字电子技术基础
开关时间——三极管的接通时间ton、关断时间toff, 统称为开关时间。
a. 当u1<UT,T截止
uO=VDD(为高电平)
+
uI
-
b. 当u1为高电平时,T导通。
输出为低电平
+VCC (+5V) RD 3.3k
T+ uo
-
上页 下页 返回
数字电子技术基础
3.2 TTL集成逻辑门
1. 集成电路(Integrated Circuit,简称IC) 集成电路就是把电路中的半导体器件、电阻、电容及导
1
上页 下页 返回
数字电子技术基础
3.1.3 场效应管的开关特性 1. MOS场效应管(MOSFET)的开关特性 数字电路中普遍采用增强型的MOSFET。 当漏源电压uDS较高时: 栅源电压uGS小于开启电压UT时,MOSFET 处于截止状态,相当于开关断开;
当uGS大于UT,MOSFET工作在变阻状态, 相当于开关接通。
(a) 晶体管—晶体管逻辑(TTL-Transistor Transistor Logic) (b) 射极耦合逻辑(ECL-Emitter Coupled Logic)
工作原理:
a. 当uI高电平时, 晶体管饱和导通, 输出uO0
b. 当uI低电平时 晶体管截止, 输出uOVCC
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
-
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
-
上页 下页 返回
数字电子技术基础
非门电平表 uI BJT工作状态 uO 低 截止 高 高 饱和 低
数字电子技术基础
+Vcc
uIA DA
uIB DB
反相器电路图
R
(A) RB1
+ 6.8k
uI
VBB
-
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
-
上页 下页 返回
数字电子技术基础
(3) 或非门
同理,可将二极管或门和非门复合在一起 可构成或非门。
或非门逻辑图
A B
1
1
L
A B
L AB
反相器的输出与 输入关系可表示为
L A
反相器电路图
(A) RB1
+ 6.8k
uI
VBB
-
5V
+VCC (+5V)
RC 330
(L)
+
RB2
uo
22k
-
上页 下页 返回
数字电子技术基础
(2) 与非门
将二极管与门和晶体管非门复合在一 起可构成与非门。
与非门逻辑图
A B
&
1
L
A B
L AB
&
上页 下页 返回
线制作在一块半导体基片(芯片)上,并封装在一个壳体内 所构成的完整电路。
数字集成电路就是用来处理数字信号的集成电路。
2. 集成电路的特点
与分立元件电路相比,集成电路具有重量轻、体积小、功 耗低、成本低、可靠性高和工作速度高等优点。
上页 下页 返回
数字电子技术基础
3. 数字集成电路的分类: (1) 按电路内部有源器件的不同可分为 a. 双极型晶体管集成电路: 主要有:
给三极管的集电结并联 一个肖特基二极管(高速、 低压降),可以限制三极管 的饱和深度,从而使开断 时间大大缩短。
将三极管和肖特基二极管制 作在一起,构成肖特基晶体管, 可以提高电路的开关速度。
(a) 电路图; (b) 电路符号 上页 下页 返回
数字电子技术基础
2. 晶体管逻辑电路 (1) 反相器(非门)
开关时间越短,开关速度也就越高。 b) 影响开关时间的因素
管子的结构工艺,外加输入电压的极性及大小 。
c) 提高开关速度的途径 制造开关时间较小的管子;设计合理的外电路。
上页 下页 返回
数字电子技术基础
通常toff > ton、ts > tf。因此控制三极管的饱和深度,减小ts 是缩短开关时间、提高开关速度的一个主要途径。
t
上页 下页 返回
数字电子技术基础
2. 二极管逻辑电路 (1) 二极管与门
+Vcc R
uIA DA
uIB DB
uO
二极管与门电平表
输入
uIA
uIB
低
低
低
高
高
低
高
高
输出
uO 低 低 低 高
上页 下页 返回
数字电子技术基础
(2) 二极管或门
uIA
DA
DB uIB
uO R
二极管或门电平表
输入
uIA
uIB
到iC上升到0.1ICS所需要的时间。 o
ton
t
t
toff
t
上页 下页 返回
数字电子技术基础
uI V2
上升时间tr ——iC从0.1ICS上升 到0.9ICS的时间。
o V1 ICS iC
0.9ICS
0.1ICS
o VCC uo
接通时间ton ——td与tr之和。
o
ton
t
t
toff
t
上页 下页 返回
低
低
低
高
高
低
高
高
输出
uO 低 高 高 高
上页 下页 返回
数字电子技术基础
3.1.2 三极管的开关特性 1. 动态开关特性 (1) 静态开关特性
如果三极管只工作在截止状态,管子截止相当 于开关断开。
如果三极管只工作在饱和状态,管子饱和相 当于开关接通。
三极管这种在外加电压作用下,截止和饱和后 的稳态模型,它反映了三极管的静态开关特性。