数字集成电路复习期末考试题型

一、填空（每空3分，共 48分）

1．动态电路是指 。 2．PLA 是指

。

3．时钟偏差指 ，时钟正偏差对电路的影响是 。

4．列举三种克服电容串扰的方法

，

， 。5．三输入或非门的本征延时p= ，逻辑功效g= 。

6. 图1中，存放在地址2处的数据值为 。7．输入信号为A 、B 、C 、D ，若要实现逻辑，()

X=AB+AC D 采用互补CMOS ，伪NMOS ，和动态逻辑所需要的晶体管的数目分别是 ， ， 。

8．图2所示的电路中，P 的逻辑表达式为 。9．列举两个MOS 器件的寄生电容 ， 。

）画出利用传输管逻辑实现与操作的基本电路图；（）列举两种克服传输管逻辑缺点的解决方法。

六、右图是一般的进位选择加法器原理图，图中阴影部分显

⁴⁴p

#

5#

0 3

⁴⁴0

#3⁴⁴4

#7

⁴⁴p

#

4 78 ⁴

⁴#⁴

#

⁴⁴

教务处印制 共2页 第2页

西北工业大学命题专用纸