ncverilog
- modelsim和NCverilog的区别
- Cadence 实验系列10_Verilog设计平台_NC-Verilog
- Ncverilog_的一些经验
- Cadence 实验系列10_Verilog设计平台_NC-Verilog
- cadence_ldv即ncverilog安装方法
- Verilog比较好的一篇教程
- ncverilog入门教程1
- NCveriog安装指南
- 非常有用的将参数从verilog传送到c
- nc后仿
- Verilog语言详解
- Ncverilog使用
- ncverilog
- Ncverilog 命令使用详解
- Modelsim NC-Verilog仿真理解
- Verilog语言良好的代码编写格式
- Mixed Verilog VHDL simulation with NC(verilog)-Sim
- NC-verilog 仿真教程和实验实例
- SDRAM控制器软核的Verilog设计
- NCVerilog设计秘诀与点评