组合逻辑电路
组合逻辑电路
Y2 A2 A1 A0 m2 Y3 A2 A1A0 m3
Y6 A2 A1A0 m6 Y7 A2 A1A0 m7
3. 5. 2二进制译码器的应用
一、用译码器实现组合逻辑电路
因为n个输入变量的二进制泽码器的输出为其对应的2n个最小 项(或最小项的反)，而任一逻辑函数均可表示为最小项表达 式(即标准与或式)的形式，故利用二进制泽码器和门电路可 实现单输出或多输出组合逻辑电路的设计。使用方法为:当泽 码器的输出为低电平有效时，选用与非门;当泽码器的输出为 高电平有效时，选用或门。
(4) 分析电路的逻辑功能。由真值表可以看出:当A, B输入状 态相同时，Y=0;当A同时，Y=1。故此电路具有异或门的逻 辑功能，所以该电路是由4B输入状态不个与非门构成的异或 逻辑电路。
上一页 下一页 返回
3.2 组合逻辑电路的分析
「例3.2.2]已知组合逻辑电路如图3.2.2所示，试分析该电路 的逻辑功能。
当输入A3=1时，低位片CT74LS138(1)因A3 =1而禁止泽码， 输出 Y0 ~ Y7 均为高电平1,高位片CT74LS138(2)工作，这时 输入A3A2A1A0 ，在1000~1111之间变化时， Y8 ~ Y15 对应的输 出端输出有效的低电平0。
中，I 7的优先级别最高，I6 次之，其余依此类推，I 0 的级别最 低。
上一页 下一页 返回
3. 4 编码器
也就是说，当 I7 =0时，其余输入信号不沦是0还是1都不起作 用，电路只对 I 7 进行编码，输出 Y2Y1Y0 = 000，此码为反码，其 原码为111，其余类推。可见，这8个输入信号优先级别的高 低次序依次为 I 7、I 6、I 5、I 4、I 3、I 2、I1、I 0
3. 5. 1二进制译码器 将输入二进制代码按其原意转换成对应特定信号输出的逻辑
第4章 组合逻辑电路
25
4.3 编码器
主要内容：
编码器的概念 由门电路构成的三位二进制编码器 由门电路构成的二-十进制编码器 优先编码器的概念 典型的编码器集成电路74LS148及74LS147
26
4.3.1 编码器的概念
在数字电路中，通常将具有特定含义的信息（ 数字或符号）编成相应的若干位二进制代码的过程 ，称为编码。实现编码功能的电路称为编码器。 编码器功能框图如下图所示。
A B C D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
F 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1
30
根据上述各表达式可直接画出3位二进制编码 器的逻辑电路图如图所示。
31
2．优先编码器
优先编码器事先对输入端进行优先级别排序，在任何时 刻仅对优先级别高的输入端信号响应，优先级别低的输入端 信号则不响应。如图所示是8-3线优先编码器74LS148的逻辑 符号和引脚图。功能表见表4－10（P86）。
13
4.2.2组合逻辑电路的设计举例
1．用与非门设计组合逻辑电路 例4-4 用与非门设计一个三变量“多数表决电路”。 解：（1）进行逻辑抽象，建立真值表： 用A、B、C表示参加表决的输入变量，“1”代表 赞成，“0”代表反对，用F表示表决结果，“1”代表 多数赞成，“0”代表多数反对。根据题意，列真值表。
15
16
2．用或非门设计组合逻辑电路
例4-6 用或非门设计例4-5(见课本)的逻辑电路。 F(A,B,C,D)=∑m(3,7,11,13,15)
常见的组合逻辑电路
常见的组合逻辑电路一、引言组合逻辑电路是由多个逻辑门组成的电路，它们根据输入信号的不同组合，产生不同的输出信号。
在现代电子技术中，组合逻辑电路被广泛应用于数字电路、计算机系统、通信系统等领域。
本文将介绍几种常见的组合逻辑电路及其工作原理。
二、多路选择器（MUX）多路选择器是一种常见的组合逻辑电路，它具有多个输入端和一个输出端。
根据控制信号的不同，选择器将其中一个输入信号传递到输出端。
例如，一个4选1多路选择器有4个输入端和1个输出端，根据2个控制信号可以选择其中一个输入信号输出。
多路选择器常用于数据选择、多输入运算等场合。
三、译码器（Decoder）译码器是一种将输入信号转换为对应输出信号的组合逻辑电路。
常见的译码器有2-4译码器、3-8译码器等。
以2-4译码器为例，它有2个输入信号和4个输出信号。
根据输入信号的不同组合，译码器将其中一个输出信号置为高电平，其他输出信号置为低电平。
译码器常用于地址译码、显示控制等应用。
四、加法器（Adder）加法器是一种用于实现数字加法运算的组合逻辑电路。
常见的加法器有半加器、全加器等。
半加器用于两个1位二进制数的相加，而全加器用于多位二进制数的相加。
加法器通过多个逻辑门的组合，将两个二进制数进行相加，并输出相应的和与进位。
加法器广泛应用于数字电路、计算机算术单元等领域。
五、比较器（Comparator）比较器是一种用于比较两个数字大小关系的组合逻辑电路。
常见的比较器有2位比较器、4位比较器等。
以2位比较器为例，它有两组输入信号和一个输出信号。
当两组输入信号相等时，输出信号为高电平；当第一组输入信号大于第二组输入信号时，输出信号为低电平。
比较器常用于数字大小判断、优先级编码等应用。
六、编码器（Encoder）编码器是一种将多个输入信号转换为对应输出信号的组合逻辑电路。
常见的编码器有2-4编码器、8-3编码器等。
以2-4编码器为例，它有2个输入信号和4个输出信号。
组合逻辑电路分析
组合逻辑电路分析
1.1 组合逻辑电路的定义
Fi fi ( X1, X 2 , X n )
输 入
X1 X2
信
号 Xn
组合逻辑 电路
( i=1，2，…，m)
F1 输 F2 出信
号 Fm
图4-1 组合逻辑电路框图
特点
由逻辑门电路组成 输出与输入之间不存在反馈回路
1.1 组合逻辑电路的定义
Y1 A Y3 Y1 Y2 A B
Y2 B Y4 A B
A
B
Y
0
0
1
0
1
0
1Leabharlann 0011
1
Y Y3 Y4
（4）该电路实现的是同或逻辑功能。
2．多输出组合逻辑电路的分析 【例4-2】已知逻辑电路如图4-3所示，分析该电路的逻辑功能。
图4-3 多输出组合逻辑电路图（来自QuartusII）
解：（1）写出所有输出逻辑函数表达式，并对其进行化简。
1.3 组合逻辑电路分析
1.单输出组合逻辑电路的分析
【例4-1】已知逻辑电路如图4-2所示，分析该电路逻辑功能。
A
Y1 Y3
Y
B
Y2
Y4
图4-2 单输出组合逻辑电路图
（2）化简逻辑电路的输出函数表达式：
Y Y3 Y4 A B A B
（3）列出真值表 表4-1 例4-1 真值表
解：（1）写出各输出的逻辑函数表达式：
1
1
0
1
1
L1
L2
L3
0
1
0
0
0
1
1
0
0
0
1
0
（3）逻辑功能说明。 该电路是一位二进制数比较器，
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第9章组合逻辑电路
P1 A
P2 B C
P3 BC P4 P1 P2 A(B C)
P5 A P3 ABC
Y P4 P5 A(B C) ABC
（2）用卡诺图化简输出函数表达式。
Y A(B C) ABC A(B C) ABC AB AC AB AC
0
1
0
0
1
0
0
0
1
1
1
1
0
0
0
1
0
1
1
1
1
0
1
1
1
1
1
表9.2 真值表
9.1.3组合逻辑电路的设计
（3）由真值表写出输出变量函数表达式并化简：
Y ABC ABC ABC ABC AB BC AC （4）画出逻辑电路如图9.2所示。
AB
C 00 01 11 10
A
00 0 1 0
（1）确定输入、输出变量，定义逻辑状态的含义。
设A、B、C代表三个人，作为电路的三个输入变量，当A、 B、C为1时表示同意，为0表示不同意。将Y设定为输出变 量，代表决意是否通过的结果，当Y为1表示该决意通过， 当Y为0表示决意没有通过。
（2）根据题意列出真值表，如表9.2所示。
A
B
C
Y
0
0
0
0
0
• （2）根据真值表写逻辑表达式，并化简成最简“与或” 逻辑表达式。
• （3）选择门电路和型号。 • （4）按照门电路类型和型号变换逻辑函数表达式 • （5）根据逻辑函数表达式画逻辑图。
• 例9.2 设计一个三人表决器电路，当两个或两个以上的人 表示同意时，决意才能通过。 解：根据组合逻辑电路的设计方法，可按如下步骤进行。
第3章-组合逻辑电路
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
常见的组合逻辑电路
常见的组合逻辑电路组合逻辑电路指的是由多个逻辑门组成的电路，其输出只与输入信号的组合有关，而与输入信号的时间顺序无关。
在现代电子设备中，组合逻辑电路被广泛应用于数字电子系统的设计中。
下面将介绍几种常见的组合逻辑电路及其应用。
一、与门（AND Gate）与门是最基本的逻辑门之一，它只有当所有输入信号都为高电平时，输出才为高电平。
与门在数字电路中扮演着非常重要的角色，可以用于实现多个输入信号的复合判断。
在计算机的算术逻辑单元（ALU）中，与门经常用于进行逻辑运算。
二、或门（OR Gate）或门也是一种常见的逻辑门，它只要任意一个输入信号为高电平，输出就为高电平。
与门和或门可以相互组合使用，实现更复杂的逻辑运算。
或门常用于电子开关和电路选择器等应用中。
三、非门（NOT Gate）非门是最简单的逻辑门，它只有一个输入信号，输出信号是输入信号的反向。
非门常用于信号反转的场合，例如数字信号进行取反操作。
四、与非门（NAND Gate）与非门是由与门和非门组合而成的逻辑门，其输出是与门输出信号取反。
与非门的应用非常广泛，可以用于各种数字电路的设计中，例如计算机内存、固态硬盘等。
五、或非门（NOR Gate）或非门由或门和非门组合而成，其输出是或门输出信号取反。
与与非门类似，或非门也可以用于各种数字电路的设计中，例如译码器、比较器等。
六、异或门（XOR Gate）异或门是一种特殊的逻辑门，只有当输入信号中的奇数个为高电平时，输出为高电平；偶数个为高电平时，输出为低电平。
异或门在编码器、加法器以及数据传输方面有着重要的应用。
七、多路选择器（Multiplexer）多路选择器是一种可以根据选择信号选择不同输入信号的逻辑电路。
它可以将多个输入信号中的一个或多个输出至一个输出线上。
多路选择器可以在数字信号的选择和转换中起到关键作用。
八、译码器（Decoder）译码器是一种将多位输入信号转换为多位输出信号的逻辑电路。
它可以将某个特定的输入编码成高电平，从而实现对多个输入信号的解码和处理。
《数字电子技术》第3章 组合逻辑电路
Y3 ≥1 I9 I8
Y3
I2I3I6I7
&
Y0 I1 I3 I5 I7 I9
I1I3I5I7I9
I9 I8
逻辑图
Y2
Y1
Y0
≥1
≥1
≥1
I7I6I5I4
I3I2
(a) 由或门构成
Y2
Y1
I1 I0 Y0
&
&
&
I7I6I5I4
I3I2
(b) 由与非门构成
A
消除竞争冒险
B
C
Y AB BC AC
2
& 1
1
3
&
4
&
5
≥1
Y
3.2 编码器
编码
将具有特定含义的信息编 成相应二进制代码的过程。
编码器(即Encoder)
实现编码功能的电路
被编 信号
编 码 器
编码器
二进制编码器 二-十进制编码器
二进制 代码 一般编码器
优先编码器 一般编码器 优先编码器
（1） 二进制编码器
A B F AB AB B
&
&
00
1
01
0
C
&
F &
10 11
0F AABA BC1 AB &
1
AAB BC AB
（4）分析得出逻辑功A能 A B B C AB
A =1
同或逻辑 AB AB B
F
F AB AB A☉B
3.1.3 组合逻辑电路的设计
组合逻辑电路的设计就是根据给出的实际逻 辑问题求出实现这一关系的逻辑电路。
第3章组合逻辑电路
第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Zn，那么在t=a时刻就有输出Z1、Z2、……Zm，每个输出都是输入X1、X2、……Zn的函数，Z1=f1（X1、X2、……Xn）Z1=f2（X1、X2、……Xn）Zm=fm（X1、X2、……Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。
（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。
（3）列出真值表进行逻辑功能的分析。
以上步骤可用框图表示，如图3-2所示。
图3-2 组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。
【例3-1】 分析图3-3所示电路的逻辑功能图3-3 [例3-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z •=B A B A • （2）化简Z=B A B A •=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表3.1所示： 表3-1 [例3-1]真值表 A B Z 0 0 0 0 1 1 1 0 1 1 13.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。
第3章 组合逻辑电路
第3章 组合逻辑电路
3.1 组合逻辑电路的分析方法和设计方法
组合逻辑电路可以有一个或多个输入端，也可以 有一个或多个输出端。其一般框图如图所示。在组合 逻辑电路中，数字信号是单向传递的，即只有从输入 端到输出端的传递，没有反向传递，所以各输出仅与 各输入的即时状态有关。
输 入 I0 I1
„„
组合逻辑电路
1 3 2
F0 = A3 + A1
第3章 组合逻辑电路
一、二进制编码器 1.ASCII码 ASCII码是一种通用的编码，用于大多数计算机 和电子设备中。大多数计算机键盘都以ASCII码为标 准。当输入一个字母、数字、符号或者控制命令时， 相应的ASCII码就会进入计算机中。ASCII码是一种 字母数字混合编码，其中包含字母、数字、标点和其 他一些特殊符号。 ASCII码的标准形式是由7位二进制码表示的128 种字符和符号。
第3章 组合逻辑电路
据二进制译码器的功能，可列出三位二进制译 码器的真值表。
三位二进制译码器的真值表
输入 输出
逻辑表达式：
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1
Y0=A2A1A0 Y1=A2A1A0 Y2=A2A1A0 Y3=A2A1A0 Y4=A2A1A0 Y5=A2A1A0 Y6=A2A1A0 Y7=A2A1A0
第3章 组合逻辑电路
其步骤是：
1.根据给定的逻辑电路图，写出各输出端的逻辑表 达式。
2.将得到的逻辑表达式化简。 3.由简化的逻辑表达式列出真值表。 4.根据真值表和逻辑表达式对电路进行分析，判断 该电路所能完成的逻辑功能，作出简要的文字描述， 或进行改进设计。
组合逻辑电路宣讲
E3 E2 E1 E0 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 ×××× ×××× ×××× ×××× ×××× ××××
根据两种BCD码旳 编码关系，列出真 值表。因为8421 BCD码不会出现 1010~1111这六种 状态， 所以把它视 为无关项。
第4章 组合逻辑电路
4.1 组合逻辑电路旳分析 4.2 组合逻辑电路旳设计 4.3 组合逻辑电路中旳竞争与冒险 4.4 经典旳组合逻辑集成电路 4.5 组合可编程逻辑器件
第4章 组合逻辑电路
基本单元电路—门电路 基本数学工具—逻辑代数
组合逻辑电路（组合电路） 数字电路
时序逻辑电路（时序电路）
第4章 组合逻辑电路
输出恒为 0，但当变量A由低电平变为高电平时，将产生一 宽度为tpd旳正脉冲。
A
B
≥1
1
4
门1
A
2
≥1 F 门2
3
≥1
门3
C 门4
tpd tpd
2tpd tpd
第4章 组合逻辑电路
4.3.2 竞争冒险旳鉴别 ① 代数法。当函数体现式在一定条件下能够简化成 F=X+X， 或F=X·X旳形式时，X旳变化可能引起冒 险现象。
Y=AC+BC+AB
（4）画逻辑图：
A
=1
B
=1
X
C
＆
＆
≥1
Y
＆
第4章 组合逻辑电路
【例4-5】用门电路设计一种将8421 BCD码转换为余3 码旳变换电路。
解： ① 分析题意， 拟定输入、输出变量。 该电路输入为8421 BCD码，输出为余3码，所以它是 一种四输入、四输出旳码制变换电路。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
组合逻辑电路
一、单选题(每题1分)
1.一个16路数据选择器，其地址输入（选择控制输入）端有 4 __ 个。
A 16个
B 2个
C 4个
D 8个
2.能完成两个1位二进制数相加并考虑到低位来的进位的电路称为。
A 编码器
B 译码器
C 全加器
D 半加器
3.在组合逻辑电路的常用设计方法中，可以用来表示逻辑函数。
A 真值表
B 状态表
C 状态图
D 特性方程
4.一个8路数据选择器，其地址输入（选择控制输入）端有。
A 1个
B 2个
C 3个
D 4个
5.一个32路数据选择器，其地址输入（选择控制输入）端有。
A 2个
B 3个
C 4个
D 5个
6.在下列逻辑电路中，不是组合逻辑电路的有。
A 译码器
B 编码器
C 全加器
D 寄存器
7.在下列电路中，只有属于组合逻辑电路。
A 触发器
B 计数器
１
C 数据选择器
D 寄存器
8.用代码代表特定信号或者将代码赋予特定含义的过程称为。
A 译码
B 编码
C 数据选择
D 奇偶校验
9.由与非门构成的基本RS触发器的输入端为R、S，则其约束条件为。
A RS=0
B R+S=1
C RS=1
D R+S=0
二、判断题(每题1分)
1.欲实现一个三变量组合逻辑函数，应选用下列选项中的C。
（）
A 编码器
B 译码器
C 数据选择器
D
2.如需要判断两个二进制数的大小或相等，可以使用下列选项中的C。
（）
A 译码器
B 编码器
C 数据选择器
D 数据比较器
3.用代码代表特定信号或者将代码赋予特定含义的过程称为下列选项中的C。
（）
A 译码
B 编码
C 数据选择
D 奇偶校验
4.通过四位数值比较器HC85比较两数的大小时,在A3 =B3、A2=B2情况下,如果A1>B1,则输出F(A>B〉=1,F(A<B)=F(A=B)=0。
( )
5.一个班级有78位学生，现采用二进制编码器对每位学生进行编码，则编码器输出至少7位二进制数才能满足要求。
（）
6.半导体数码管的每个显示线段都是由下列选项中的C构成的
A 灯丝
B 发光二极管
C 发光三极管
D 熔丝
２
３
7. 在二进制译码器中，若输入有4位代码，则输出信号数应选用下列选项中的C 。
A 2个
B 4个
C 8个
D 16个
8. 能完成两个1位二进制数相加并考虑到低位来的进位的器件称为下列选项中的C 。
（ ） A 编码器 B 译码器 C 全加器 D 半加器
9. 用74LS138的译码器构成的函数发生器电路如图所示,由图可知其输出所表示的函数式
为
L=CBA+CBA+CBA 。
( )
10. 函数Y(A 、B 、C)
的波形如图所示,它代表的逻辑函数为奇校验器的输出。
( )
三、填空题(每题1分)1. 实现两个1位二进制数相加的器件叫做（ ），实现两个同位二进制数的加数和来自低位的进位二进制数三者相加的器件叫做（ ）。
2. 逻辑电路分析是指给定一个逻辑电路，通过分析指出电路的( )。
3. 组合逻辑电路是指任何时刻电路的输出仅由当时的（ ）决定。
4.如果不考虑有来自低位的进位将两个1位二进制数相加，称为( )，实现其运算的电路叫()。
5.组合逻辑电路的逻辑功能特点是，任意时刻的( )状态仅取决于该时刻 ( )的状态，而与信号作用前电路的状态( )。
6.将每组输入的二进制代码译成对应的输出高、低电平信号的逻辑电路叫( )。
7.组合逻辑电路在结构上不存在输出到输入的（）,因此（）状态不影响（）状态。
8.在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，这种运算称为( )。
9.在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，
这时用到的逻辑电路叫做()。
四、计算分析题(每题5分)
1.用与非门实现四变量的奇数判别电路（输入变量中1的个数为奇数时输出为1，其余情况输出0）。
2.某汽车驾驶员培训班进行结业考试，有三名评判员，其中A为主评判员，B和C为副评判员。
在评判时按照少数服从多数原则通过，但主评判员认为合格也通过，试用与非门实现该逻辑电路。
3.用与非门实现三变量的偶数判别电路（输入变量中1的个数为偶数时输出为1，其余情况输出0）。
4.设计一个能把三位二进制代码转换为循环码的组合逻辑电路，其表如下。
要求写出设计步骤。
三位二进制代码循环码
0 0 0 0 0 0
0 0 1 0 0 1
0 1 0 0 1 1
0 1 1 0 1 0
1 0 0 1 1 0
1 0 1 1 1 1
1 1 0 1 0 1
1 1 1 1 0 0
5.设计3变量排队电路的示意图如图如示，电路每次只能选取3变量A，B，C中的一个输出。
A，B，C的选取排队顺序是：A最优先，B次之，C更次之，即当A，B，C同时为1时，电路选取A；若A=0，B=1，C=1，则选择B，其余类推。
列出真值表，写出输出表达式，画出逻辑图。
４
５
排 队 电 路
A B C
Y A Y B Y C
6. 现有四台设备，每台设备用电均为10KW 。
若这四台设备用F1、F2两台发动机供电， 其中F1的功率为10KW ，F2的功率为20KW ，而四台设备的工作情况是：四台设备不可能同时工作，
但至少有一台设备工作，其中可能任意一台至三台同时工作。
设计一个供电控制电路，以达到节电的目的。
7. 用与非门设计三变量的多数表决电路。
8. 用与非门设计四变量的多数表决电路。
当输入变量A 、B 、C 、D 有3个或3个以上为1时输出为1，
输入为其他状态时输出为0。
9. 设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码，如下表所示。
可以采用各种门电路来实现，要求写出设计过程。
输入 输出
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 0 1 1 1 0 1 0 0 1 0 0 0 1 1 0 0 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 1 0 1 1 1 1 1 0 1 1 0 0 1 0 1 0 1 1 0 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 1 1 0 0 0。