阻抗控制设计与运用
阻抗控制介绍
三. 阻抗模拟要点分析
• 1. 特性阻抗的计算公式
:
• Z0=87/SQRT(Er+1.41)×ln[(5.98h)/(0.8w+t)] • Z0：印刷导线的特性阻抗： Er：绝缘材料的介电常数： h：印刷导线与基准面之间的介质厚度： w：印刷导线的宽度： t：印刷导线的厚度。 从公式可以看出，主要因素是：(1)介质常数Er; (2)介 质厚度h; (3)导线宽度w; (4)导线厚度t等。因而可知 ，特性阻抗与基板材料(覆铜板材)关系是非常密切 的，故选择基板材料在PCB设计中非常重要。
• 2.管控阻抗的意义： – 我国正处在以经济建设为中心和改革开放的大好形势 下，电子工业的年增长率会超过20％，印刷电路板工 业依附整个电子工业也会随势而涨．而且超过20％的 增长速度。印刷电路随着电子设备的小型化、数字化 、高频化和多功能化发展．作为电子设备中电气的互 连件—PCB中的金属导线，已不仅只是电流流通与否 的问题，而是作为信号传输线的作用。也就是说．对 高频信号和高速数字信号的传输用PCB的电气测试, 不 仅要测量电路(或网络)的通、断和短路等是否符合要求 ，而且还应该测量特性阻抗值是否在规定的合格范围 内，以保证传输信号的完整性（Signal Integrity ）。 只有这两方向都合格了．印刷板才符合要求。
– 雙面接觸銅面:
• PP厚度=100%殘銅PP厚度-上內層棕化後參照銅厚*(1-上內層殘銅率) –下內層棕化後參照銅厚*(1-下內層殘銅率) • Note: 針對上內層與下內層銅厚不一的板子需特別注意.
由图中可以看到当介质厚 度改变0.025mm时,就会引 起阻抗值相应的变化5～ 8Ω。
四.模拟实例
•
• 1. Polar認識:
阻抗控制设计归类
阻抗控制设计1.常见的单端(线)阻抗计算模式1）Surface Micro strip：外层阻焊前阻抗计算(外层到VCC/GND)2）Coated Microstrip：外层阻焊后阻抗计算(外层到VCC/GND)3)Embedded Microstrip：与外层相邻的第二个线路层阻抗计算（例如一个6层板,L1、L2均为线路层,L3为GND或VCC层,则L2层的阻抗用此方式计算.）4)Offset stripling：两个VCC/GND夹一个线路层之阻抗计算5)Offset stripline：两个VCC/GND夹两个线路层之阻抗计算;例如一个6层板，L2,L5层为GND/VCC，L3,L4层为线路层需控制阻抗.2.常见的差分(动)阻抗计算模式：1)Edge-coupled Surface Microstrip:外层阻焊前差动阻抗计算(外层到VCC/GND)2)Edge-coupled Coated Microstrip:外层阻焊后差动阻抗计算(外层到VCC/GND)3)Edge-coupled Embedded Microstrip:与外层相邻的第二个线路层差动阻抗计算(外层，阻抗层，VCC/GND)4）Edge-coupled Offset stripline：两个VCC/GND夹一个线路层之阻抗计算5）Edge-coupled Offset stripline：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗6）Edge-coupled Offset stripline：两个VCC/GND夹两个线路层之阻抗计算:例如一个6层板,L2、L5层为GND/VCC,L3、L4层为线路层需控制阻抗（含线间填充树脂）3.常见的共面阻抗计算模式：1）Surface coplanar waveguide：外层蚀刻后单线共面阻抗，参考层与阻抗线在同一层面，即阻抗线被周围GND/VCC包围，周围GND/VCC即为参考层面。
两层板(双面板)如何控制50欧特性阻抗的设计技巧
两层板（双面板）如何控制50欧特性阻抗的设计技巧我们都知道，在射频电路的设计过程中，走线保持50欧姆的特性阻抗是一件很重要的事情，尤其是在Wi-Fi产品的射频电路设计过程中，由于工作频率很高（2.4GHz或者5.8GHz），特性阻抗的控制就显得更加重要了。
如果特性阻抗没有很好的控制在50欧姆，那么将会给射频工程师的工作带来很大的麻烦。
什么是特性阻抗?是指当导体中有电子”讯号”波形之传播时，其电压对电流的比值称为”阻抗Impedance”。
由于交流电路中或在高频情况下，原已混杂有其它因素(如容抗、感抗等)的”Resistance”，已不再只是简单直流电的”欧姆电阻”(OhmicResistance)，故在电路中不宜再称为”电阻”，而应改称为”阻抗”。
不过到了真正用到”Impedance阻抗”的交流电情况时，免不了会造成混淆，为了有所区别起见，只好将电子讯号者称为”特性阻抗”。
电路板线路中的讯号传播时，影响其”特性阻抗”的因素有线路的截面积，线路与接地层之间绝绿材质的厚度，以及其介质常数等三项。
目前已有许多高频高传输速度的板子，已要求”特性阻抗”须控制在某一范围之内，则板子在制造过程中，必须认真考虑上述三项重要的参数以及其它配合的条件。
两层板如何有效的控制特性阻抗？在四层板或者六层板的时候，我们一般会在顶层（top）走射频的线，然后再第二层会是完整的地平面，这样顶层和第二层的之间的电介质是很薄的，顶层的线不用很宽就可以满足50欧姆的特性阻抗（在其他情况相同的情况下，走线越宽，特性阻抗越小）。
但是，在两层板的情况下，就不一样了。
两层板时，为了保证电路板的强度，我们不可能用很薄的电路板去做，这时，顶层和底层（参考面）之间的间距就会很大，如果还是用原来的办法控制50欧姆的特性阻抗，那么顶层的走线必须很宽。
例如我们假设板子的厚度是39.6mil(1mm)，按照常规的做法，在Polar中设计，如下图线宽70mil，这是一个近乎荒谬的结论，简直令人抓狂。
阻抗控制课程
阻抗控制课程内容：
1. 阻抗控制原理：阻抗控制属于主动柔顺控制中的一种，它不需要直接控制研磨刀具和工件之间的作用力，而是通过以位置偏差作为输入产生输出力的方式来达到控制的目的。
在阻抗控制中，实时检测的机器人与受限环境接触产生的力作为反馈，通过力和位置之间的动态关系转换，与理想的运动状态进行比较，通过控制器产生运动控制信号输出，驱动机器人末端运动至期望位置（接触力正好等于期望力的位置）。
2. 阻抗控制策略：阻抗控制策略包括基于位置的阻抗控制、轨迹跟踪阻抗控制等。
在基于位置的阻抗控制中，通过调整反馈位置误差、速度误差或刚度来使机械臂末端呈现需要的刚性和阻尼，此时接触过程的弹性变形尤为重要。
在轨迹跟踪阻抗控制中，机器人需要跟踪预设的轨迹，同时保持与环境的柔顺接触。
3. 阻抗控制的应用：阻抗控制被广泛应用于机器人操作、自动化生产线、医疗设备等领域。
例如，在机器人操作中，阻抗控制可以使机器人更加灵活地适应环境变化，提高操作的精度和稳定性。
在医疗设备中，阻抗控制可以用于控制手术器械的力度，减少手术过程中对组织的损伤。
4. 阻抗控制的实现方法：阻抗控制的实现方法包括基于模型的阻抗控制和基于学习的阻抗控制等。
基于模型的阻抗控制需要根据机器人的动力学模型和环境模型来设计控制器，而基于学习的阻抗控制则通过训练神经网络等机器学习模型来学习阻抗控制策略。
总之，阻抗控制课程将涵盖阻抗控制原理、阻抗控制策略、阻抗控制的应用和实现方法等方面的内容，旨在使学生掌握阻抗控制的基本理论和技能，能够将其应用于实际工程问题中。
阻抗控制
随着 PCB 信号切换速度不断增长，当今的 PCB 设计厂商需要理解和控制 PCB 迹线的阻抗。
相应于现代数字电路较短的信号传输时间和较高的时钟速率，PCB 迹线不再是简单的连接，而是传输线。
在实际情况中，需要在数字边际速度高于1ns 或模拟频率超过300Mhz时控制迹线阻抗。
PCB 迹线的关键参数之一是其特性阻抗（即波沿信号传输线路传送时电压与电流的比值）。
印制电路板上导线的特性阻抗是电路板设计的一个重要指标，特别是在高频电路的PCB 设计中，必须考虑导线的特性阻抗和器件或信号所要求的特性阻抗是否一致，是否匹配。
这就涉及到两个概念：阻抗控制与阻抗匹配，本文重点讨论阻抗控制和叠层设计的问题。
阻抗控制阻抗控制(eImpedance Controling)，线路板中的导体中会有各种信号的传递，为提高其传输速率而必须提高其频率，线路本身若因蚀刻，叠层厚度，导线宽度等不同因素，将会造成阻抗值得变化，使其信号失真。
故在高速线路板上的导体，其阻抗值应控制在某一范围之内，称为“阻抗控制”。
PCB 迹线的阻抗将由其感应和电容性电感、电阻和电导系数确定。
影响PCB走线的阻抗的因素主要有: 铜线的宽度、铜线的厚度、介质的介电常数、介质的厚度、焊盘的厚度、地线的路径、走线周边的走线等。
PCB 阻抗的范围是 25 至120 欧姆。
在实际情况下，PCB 传输线路通常由一个导线迹线、一个或多个参考层和绝缘材质组成。
迹线和板层构成了控制阻抗。
PCB 将常常采用多层结构，并且控制阻抗也可以采用各种方式来构建。
但是，无论使用什么方式，阻抗值都将由其物理结构和绝缘材料的电子特性决定：信号迹线的宽度和厚度迹线两侧的内核或预填材质的高度迹线和板层的配置内核和预填材质的绝缘常数PCB传输线主要有两种形式：微带线（Microstrip）与带状线（Stripline）。
微带线（Microstrip）：微带线是一根带状导线，指只有一边存在参考平面的传输线，顶部和侧边都曝置于空气中（也可上敷涂覆层），位于绝缘常数 Er 线路板的表面之上，以电源或接地层为参考。
PCB阻抗控制
PCB阻抗PCB阻抗控制，在PCB设计中经常遇到阻抗计算，但是我不明白阻抗计算是计算整板PCB的阻抗还是几个部分的阻抗PCB阻抗，在PCB设计中经常遇到阻抗计算，但是我不明白阻抗计算是计算整板PCB的阻抗还是几个部分的阻抗：如我有差分阻抗，单线阻抗。
那到底该采用哪些数值呢？可能几个部分的阻抗都不一样在同一PCB板上？这样的话该计算哪个阻抗来作为PCB的阻抗呢！完整性最佳。
是不是每个地方阻抗不一样，我得告诉PCB厂商，这个地方阻抗做多少，哪个地方阻抗做多少啊，比如：USB2.0差分做成90欧姆，DDR与DSP连接线做成多少欧姆，和时钟线做成多少欧姆等等啊?这样的话是不是要详细说明多处的阻抗要求。
关键布线部分是要给出详细的设计要求的，设计时的阻抗大小，是通过仿真软件，使信号完整性达到最好状态下，得到的。
根据仿真结果，可以得到该信号线的线长，线宽，线间距，在那层布线，串接多大的匹配电阻等要求，然后仿真设计人员将此仿真结果交给PCB LAUOUT设计人员，PCB LAUOUT设计人员会根据此要求进行PCB布线设计，设计完毕后的PCB文件生成为GERBER文件，送给PCB制造厂商即可制造出相应的PCB。
1.阻抗控制是控制信号线的阻抗，不是整板PCB的阻抗2.差分阻抗是两条差分信号的阻抗，单线阻抗是单一信号的阻抗。
如USB 2.0要做差分90欧姆，射频信号线一般做单线50欧姆等等。
哪些线要做阻抗控制，控制为多少，一般每个硬件平台都有自己的要求。
3.没有PCB阻抗这种说法，只有信号的阻抗。
电路设计中，差分信号的两条差分线能不能交换顺序？题目说的有些笼统，主要是想知道哪些是可以交换的，为什么，哪些是不可以交换的，又是为什么？还有差分线之间跨加100ohm或12 0ohm的电阻的作用是什么，是阻抗匹配还是将电流转换为电压？各位大牛，ths了会变小。
差分信号实际传输是电压还是电流，什么差分信号，说的通俗一点,差分信号时属于数字信号吗进一步看是以电压为的标准的能量信号，若内阻小，就可以带多个负载（电流大）。
高速数字电路PCB设计中的阻抗控制
环测威官网：/阻抗控制技术在高速数字电路设计中非常重要，其中必须采用有效的方法来确保高速PCB 的优异性能。
PCB上高速电路传输线的阻抗计算及阻抗控制•传输线上的等效模型图1显示了传输线对PCB的等效影响，这是一种包括串联和多电容，电阻和电感（RLGC 模型）的结构。
串联电阻的典型值在0.25至0.55欧姆/英尺的范围内，并且多个电阻器的电阻值通常保持相当高。
随着PCB传输线中增加的寄生电阻，电容和电感，传输线上的总阻抗被称为特征阻抗（Z 0）。
在线直径大，线接近电源/接地或介电常数高的条件下，特征阻抗值相对较小。
图3示出了具有长度dz的传输线的等效模型，基于该模型，传输线的特征阻抗可以推导为公式：。
在这个公式中，L“传感线”是指传输线上每个单位长度的电感，而C是指传输线上每个单位长度的电容。
环测威官网：/在上面的公式中，Z 0表示阻抗（欧姆），W表示线的宽度（英寸），T表示线的粗细（英寸），H表示到地面的距离（英寸），是指衬底的相对介电常数，t PD是指延迟时间（ps / inch）。
•传输线的阻抗控制布局规则基于上述分析，阻抗和信号的单位延迟与信号频率无关，但与电路板结构，电路板材料的相对介电常数和布线的物理属性有关。
这一结论对于理解高速PCB和高速PCB设计非常重要。
而且，外层信号传输线的传输速度比内层传输速度快得多，因此关键线布局的排列必须考虑这些因素。
阻抗控制是实现信号传输的重要前提。
但是，根据传输线的电路板结构和阻抗计算公式，阻抗仅取决于PCB材料和PCB层结构，同一线路的线宽和布线特性不变。
因此，线路的阻抗在PCB的不同层上不会改变，这在高速电路设计中是不允许的。
本文设计了一种高密度高速PCB，板上大多数信号都有阻抗要求。
例如，CPCI信号线的阻抗应为650欧姆，差分信号为100欧姆，其他信号均为50欧姆。
根据PCB布线空间，必须使用至少十层布线，并确定16层PCB设计方案。
由于电路板的整体厚度不能超过2mm，因此在堆叠方面存在一些困难，需要考虑以下问题：1）。
PCB设计之阻抗控制的走线细节举例
PCB设计之阻抗控制的走线细节举例1.走线的宽度和间距：走线的宽度和间距会直接影响走线的阻抗。
通常情况下，走线的宽度越宽，阻抗越低。
为了控制阻抗，可以在设计软件中使用特定的规则来指定走线的宽度和间距。
例如，对于常见的50欧姆的阻抗控制要求，可以将规则设置为适当的走线宽度和间距。
2.层数的选择：在高速信号传输中，层数的选择也会影响阻抗。
较高的层数可提供更多的走线空间，有助于降低阻抗。
因此，为了阻抗控制，可以选择适当的层数。
在多层PCB设计中，内层走线的间距和宽度也需要综合考虑，以保持阻抗的一致性。
3.地平面的设计：在PCB设计中，地平面的设计是控制阻抗的关键。
地平面应尽可能地平整，并且与走线保持一定的距离。
这样可以减少地平面与走线之间的互电容和互电感，从而提高阻抗的一致性。
为了实现这一点，可以在地平面上设置一些小孔，用于连接不同地层，从而提高地层的连贯性。
4.走线的形状和拐角：走线的形状和拐角也会影响阻抗。
通常情况下，直线和圆弧形的走线对阻抗控制较好，而直角拐弯较差。
在需要进行90度拐角的情况下，可以使用斜角拐弯来减小阻抗的变化。
此外，走线的形状和转角也会对电磁兼容性（EMC）产生影响，在设计时需要综合考虑。
5.信号层和电源/地层的分离：为了阻抗控制，信号层和电源/地层应尽可能地分离。
这样可以减少信号层与电源/地层之间的互电容和互电感，从而提高阻抗的一致性。
在多层PCB设计中，可以选择在信号层之间插入电源/地层，建立一个电源平面或地平面来提供均匀的分布。
6.终端匹配：终端匹配是一种常用的阻抗控制技术。
通过在信号线的起始和终止位置添加合适的电阻、电容等元件，可以达到匹配信号线的阻抗。
例如，可以在信号线的终止位置添加电阻，以匹配信号线和负载之间的阻抗。
终端匹配可以在设计中通过网络分析软件来实现。
综上所述，PCB设计中的走线细节对于阻抗控制至关重要。
通过选择适当的走线宽度和间距、层数、设计合理的地平面、走线的形状和拐角以及合理的终端匹配，可以实现阻抗的一致性，提高信号传输的质量和稳定性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P5/P29
阻抗控制需求決定條件
工作頻率(影響rise time)
傳輸線之長度 ( 造成propagation delay )
P18/P29
阻 抗 影 響 之 因 素
* *
A. 介質常數(Dk): 由原物料決定. B. 線路厚度(T): 由原物料或製程能力決定(PLATING)
*
C. 線寬(W): 由製程能力決定(A/W,D/F IMAGE,ETCH…..)
*
D. 層間絕緣厚度(H): 由製程能力決定(PREPREG厚度, 殘銅率)
P21/P29
Layer count :6 LAYERS Line/space : 5 /5 mil
L3 S
prepreg 7630 L4 S L5 V prepreg 2116
0.008"1/1,FR-4
L6 S
COPPER FOIL 0.5 OZ
Spec :4.2 +/- 0.2
SM厚度 介質 常數 阻抗值Ω 相差Ω
奇模阻抗 (Odd Mode Impedance)
(“當兩導線做差動使用時,任一導線對大地之間的阻抗") (= 1/2倍 特性阻抗;= 1/2倍 差動阻抗)
")
偶模阻抗 (Even Mode Impedance)
(“當兩導線用來傳輸兩完全相同且極性一致的信號時 ,
") (= 其任一導線對大地之間的阻抗 2 倍 共模阻抗)
提升.
P16/P29
樹脂含量與介電常數關係圖
6.30 5.90 5.50 5.10 4.70
Dielectric constant at 1 Mhz
52%Resin=4.34
4.30 3.90 3.50 3.10
3.45
0 1
20 2
40 3
60 4
80 5
100 6
Resin content% By Weight
"
5 mil
"
4.2
"
0.4 mil 0.7 mil
51.77Ω
51.37Ω
0.0Ω
-0.4Ω
"
"
"
"
1.0 mil
51.02Ω -0.75Ω
線路寬度之影響
L1 S COPPER FOIL 0.5 OZ prepreg 2116 L2 G 0.008"1/1,FR-4 L3 S prepreg 7630 L4 S L5 V prepreg 2116 L6 S COPPER FOIL 0.5 OZ
P22/P29
Layer count :6 LAYER Line/space : 5 /5 mil
0.008"1/1,FR-4
S/M spec: 0.4 -1.0 mil
介質 常數 SM 厚度 阻抗值Ω 相差Ω
L1-L2 Line 銅厚度 (pp厚度) width Comp.side
4 mil
"
1.9 mil
( A/W Design)
基板,膠片管制( Material,Preperg Control) 壓合厚度管制 電鍍厚鍍管制 線寬蝕刻管制
(Laminate Thickness Control)
Microsection Inspection Microsection Inspection Microsection Inspection T. D. R. Measurement
STRIPLINE
POWER/GROUND
A D A W
SIGNAL
STRIPLINE
POWER/GROUND
A T D W
SIGNAL
T
A
POWER/GROUND
POWER/GROUND
P14/P29
名 詞 定 義 :
何謂 “ 條線式 ” ( Stripline ) ?
此類結構有下列優點: .只有單一內層線路,可以避免一般兩張內層線路彼此相鄰,因 其於高頻率下很容易產生干擾(cross talk). .降低EMI,使此種干擾趨近於零.
阻抗影響因素示意圖
P19/P29
*多层板用基板材料的绝缘厚度的精度的高低，对Ｚ０精度控制是 最重要的影响因素。其次是导体的宽度。
P20/P29
特性阻抗因素之相互關係
* 線 寬 (W) (與阻抗 Z 之關係為 線寬↑& 特性阻抗↓ 線寬↓& 特性阻抗↑ * 線 厚 (T) (與阻抗 Z 之關係為 線厚↑& 特性阻抗↓ 線厚↓& 特性阻抗↑
P23/P29
Layer count :6 LAYER Line/space : 5 /5 mil
0.008"1/1,FR-4
Line spec: +/- 0.5 mil
P12/P29
名 詞 定 義 :
何謂 “ 微條線 ” ( Microstrip )
?
意指PCB之外層Trace,經一介電物質鄰接一整片平面 (solid plane).Microstrip方式提供PCB上之RF壓制, 同時也可容許比 stripline較快之clock及邏輯訊號. 此較快之clock及邏輯訊號是因為較小之耦合電容及 較低之空載傳輸延遲.Microstrip的缺點是此PCB外 部信號層會幅射RF能量進入環境,除非在此層之上下 加入金屬屏蔽.
STRIPLINE
POWER/GROUND
A D A W
SIGNAL
STRIPLINE
POWER/GROUND
A T D W
SIGNAL
T
A
POWER/GROUND
POWER/GROUND
名 詞 定 義 :
某一介質材料的電容ε,與相同條件下以真空為介質之
P15/P29
何謂 “ 介質常數 ” ? ( Dielectric Constant,Dk ) 電容εo,兩者之比值(ε/εo)稱為該材料的介質常數 Dielectric Constant,又稱透電率 Permittivity .日 文名詞為誘電率.
P3/P29
在磁場區裡之條線 (STRIPLINE )
磁場 靜電場
*注意: 當電流流動時其磁場就產生. 當有電壓時其靜電場就產生.
P4/P29
阻抗概念
直流电的电流通过一个导体时会受到一个阻力 ，这个阻力称为电阻（Ｒ）。
電路對流經其中已知頻率之交流電流,所產生的 總阻力稱為阻抗(Z).即跨於電路(含裝配之元件 )兩點間電位差與其間電流的比值;由電阻與電 抗組成.電抗由感抗與容抗二者復合
L1-L2 Line 銅厚度 (pp厚度) width Comp.side
4 mil
"
1.9 mil 5 mil
" "
0.4 mil
"
4.2
4.0
51.77Ω
52.96Ω
0.0Ω
1.19Ω
"
"
"
"
3.8
54.23Ω
2.46Ω
防焊厚度之影響
L1 S COPPER FOIL 0.5 OZ prepreg 2116 L2 G 0.008"1/1,FR-4 L3 S prepreg 7630 L4 S L5 V prepreg 2116 L6 S COPPER FOIL 0.5 OZ
單位體積的絕緣體,在單位電位梯度下所能儲蓄靜電能
量的多寡.也稱透電率,絕緣板材透電率愈大(表品質愈不 好),而兩逼近之導線中有電流工作時,就愈難徹底絕緣, 也就愈容易產生漏電.目前各板材中以鐵氟龍(PTFE),在 1MHz頻率下介質常數的2.5為最好,FR-4約4.2
每降低10%的Dk值,可以達成大約5%特性阻抗的
所以工作頻率越高,傳輸線過長需考慮作阻 抗控制.
P6/P29
傳輸線構成之三要素
訊號線
+
介質層
+
接地層
傳輸線
高頻情況下,導線的作用不僅僅是導通,而須考慮保證電子電路的 信號完整性(Signal Integration,SI)從而滿足電路功能性要求, 所以應把導線看成傳輸線(Transmisson Line)從而考慮電路中導 線間的電磁感應對信號的影響
P1/P29
阻抗控制設計與運用
W
SIGNAL
T
POWER/GROUND A D W
SIGNAL
A POWER/GROUND
T
A
POWER/GROUND
2003.03.18 Jimmy Huang 黃志明
P2/P29
前 言
隨著科技的發展,尤其在積體電路的材料(GA,As substrate)之進 步,使運算速度有顯著提昇,促使積體電路走向高密度(gates of 1um or less)、小體積,單一零件(single chip computer),這些都導 致今日及未來的印刷電路板走向高頻響應(high clock freguency), 高速率數位電路之運用,也就是必須控制線路的阻抗(signal impedance)、低失真(low dielectric losses)、低干擾(reduced noise) 及低串音(reduced crosstalk)及消除電磁干擾 EMI(electromagnetic interference).
1 W 1 T
)