第三章常用组合逻辑电路及MSI组合电路模块的应用

&
1
1
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
图3―2 三位二进制普通编码器的逻辑图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
2.二进制优先编码器
用n位二进制代码对2n个允许同时出现的信号进行 编码,这些信号具有不同的优先级,多于一个信号同时出 现时,只对其中优先级最高的信号进行编码,这样的编码 器称为二进制优先编码器。8线-3线二进制优先编码器 的框图如图3―3所示,表3―2是它的真值表。在真值表 中 , 给 I0~I7 假 定 了 不 同 的 优 先 级 ,I7 的 优 先 级 最 高 ,I6 次 之,I0的优先级最低。真值表中的“×”表示该输入信号 取值无论是0还是1都无所谓,不影响电路的输出。
Y1=I2+I3+I6+I7
Y0=I1+I3+I5+I7+I9 图3―6是用与非门实现的逻辑图。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
Y3
Y2
Y1
Y0
&
&
&
&
1
1
1
1
1
1
1
1
1
I9
I8
I7
I6
I5
I4
I3
I2
I1
I0
图3―6 8421BCD普通编码器的逻辑图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
1.二进制普通编码器
用n位二进制代码对2n个相互排斥的信号进行编码 的电路,称为二进制普通编码器。三位二进制普通编码 器的功能是对八个相互排斥的输入信号进行编码,它有 八个输入、三个输出,因此也称为8线-3线二进制普通编 码器。图3―1是8线-3线二进制普通编码器的框图,表 3―1是它的真值表。表3―1只列出了输入I0~I7可能出 现的组合,其他组合都是不可能发生的,也就是约束。约 束可以表示为
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
利用公式 A+AB=A+B对表达式进行化简,可以得到:
Y3=I8 +I9 Y2 =I9 I8I4 +I9 I8I5+I9 I8I6 +I9 I8I7 Y1=I9 I8 I5 I4I2 +I9 I8 I5 I4I3+I9 I8I6 +I9 I8I7 Y0 =I8 I6 I4 I2I1+I8 I6 I4I3+I8 I6I5+I8I7 +I9
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
表3―3 8421BCD普通编码器的真值表
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
利用约束条件IiIj=0(i≠j,i,j=0,1,…,9)和公式
A+AB=A+B 对上面的表达式进行化简,可以得到:
Y3=I8+I9
Y2=I4+I5+I6+I7
由表3―2真值表可以写出如下逻辑表达式:
Y2 =I7 I6 I5I4 +I7 I6I5+I7I6 +I7 Y1=I7 I6 I5 I4 I3I2 +I7 I6百度文库I5 I4I3+I7I6 +I7 Y0 =I7 I6 I5 I4 I3I2I1+I7 I6 I5 I4I3+I7 I6I5+I7
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
展。图3―10为用两片74148优先编码器扩展构成的16线
-4线优先编码器。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
Y1=I7 I6 I5 I4 I3I2 I1I0 +I7 I6 I5 I4I3 I2 I1I0 +I7I6 I5 I4 I3 I2 I1I0 +I7 I6 I5 I4 I3 I2 I1 I0
Y0 =I7 I6 I5 I4 I3 I2I1I0 +I7 I6 I5 I4I3 I2 I1I0 +I7 I6I5 I4 I3 I2 I1I0 +I7 I6 I5 I4 I3 I2 I1 I0
74148是8线-3线优先编码器,其中， I7 的优先级最
高, I6 次之, I0 最低。74148的输入和输出均为低电平
有效,其引脚图和逻辑图如图3―9所示,真值表如表3―5
所示。ST 为选通输入端,当 ST=0 时,编码器工作;当
ST=1时,编码功能被禁止。YEX 为扩展输出端,YS为选
通输出端,利用 ST、YEX 和YS 可以对编码器进行扩
4. 8421BCD优先编码器
用四位8421二进制代码对0~9这十个允许同时出现 的十进制数按一定优先顺序进行编码,当有一个以上信 号同时出现时,只对其中优先级别最高的一个进行编码, 这样的电路称为8421BCD优先编码器。8421BCD优先 编码器的框图如图3―7所示,表3―4是它的真值表。在 真 值 表 中 , 给 I0~I9 假 定 了 不 同 的 优 先 级 ,I9 的 优 先 级 最 高,I8次之,I0的优先级最低。真值表中的“×”表示该输 入信号取值无论是0还是1都无所谓,不影响电路的输出。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
I0
三 位
I1 I2
二 进
Y0
I3 I4 I5 I6
制
普
Y1
通
编
Y2
码
I7
器
图3―1 三位二进制普通编码器的框图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
表3―1 三位二进制普通编码器的真值表
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
Y3 I9I8 I7 I6 I5 I4 I3 I2 I1I0 I9 I8 I7 I6 I5 I4 I3 I2 I1I0 Y2 I9 I8 I7 I6 I5I4 I3 I2 I1I0 I9 I8 I7 I6I5 I4 I3 I2 I1I0
I9 I8 I7I6 I5 I4 I3 I2 I1I0 I9 I8I7 I6 I5 I4 I3 I2 I1I0 Y1 I9 I8 I7 I6 I5 I4 I3I2 I1I0 I9 I8 I7 I6 I5 I4I3I2 I1I0
IiIj=0 (i≠j,i,j=0,1,…,7)
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
由表3―1真值表可以写出如下逻辑表达式:
Y2 =I7 I6 I5I4 I3 I2 I1I0 +I7 I6I5 I4 I3 I2 I1I0 +I7I6 I5 I4 I3 I2 I1I0 +I7 I6 I5 I4 I3 I2 I1 I0
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
I0
三 位
I1 I2
二 进
Y0
I3 I4 I5 I6
制
优
Y1
先
编
Y2
码
I7
器
图3―3 三位二进制优先编码器的框图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
表3―2 三位二进制优先编码器的真值表
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
图3―4是用与非门实现的逻辑图。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
Y2
Y1
Y0
&
&
&
&
&
&
&
&
1
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
图3―4 三位二进制优先编码器的逻辑图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
3. 8421BCD普通编码器
用四位8421二进制代码对0~9十个相互排斥的十进 制数进行编码的电路称为8421BCD普通编码器。它有 十个输入、四个输出。图3―5是8421BCD普通编码器 的框图,表3-3是它的真值表。表3―3中只列出了输入 I0~I9可能出现的组合,其他组合都是不可能发生的,也就 是约束,约束可以表示为
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
I0
I1 I2
84 21 BCD
Y0
I3 I4 I5 I6 I7 I8
优 先
Y1
编
Y2
码
器
Y3
I9
图3―7 8421BCD优先编码器的框图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
表3―4 8421BCD优先编码器的真值表
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
第3章 常用组合逻辑电路及MSI组合 电路模块的应用
3.1 编码器和译码器 3.2 加法器和比较器 3.3 数据选择器和数据分配器
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
3.1 编码器和译码器
3.1.1 编码器 用由0和1组成的二值代码表示不同的事物称为编
I9 I8 I7I6 I5 I4 I3 I2 I1I0 I9 I8I7 I6 I5 I4 I3 I2 I1I0 Y0 I9 I8 I7 I6 I5 I4 I3 I2I1I0 I9 I8 I7 I6 I5 I4I3I2 I1I0
I9 I8 I7 I6 I5 I4 I3 I2 I1I0 I9 I8I7 I6 I5 I4 I3 I2 I1I0 I9 I8 I7 I6 I5 I4 I3 I2 I1I0
由表3―4的真值表可以写出如下逻辑表达式:
Y3=I9I8 +I9 Y2 =I9 I8 I7 I6 I5I4 +I9 I8 I7 I6I5+I9 I8 I7I6 +I9 I8I7 Y1=I9 I8 I7 I6 I5 I4 I3I2 +I9 I8 I7 I6 I5 I4I3+I9 I8 I7I6+I9 I8I7 Y0 =I9 I8 I7 I6 I5 I4 I3 I2I1+I9 I8 I7 I6 I5 I4I3+I9 I8 I7 I6I5+I9 I8I7 +I9
码,实现编码功能的电路称为编码器，编码的结果称为 代码。对每一个有效的输入信号，编码器产生一组唯 一的二进制代码输出。常见的编码器有普通编码器、 优先编码器、二进制编码器、二—十进制编码器等等。 在普通编码器中,输入信号是相互排斥的,任一时刻都有 而且只有一个输入信号出现。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
图3―9 74148
(b)逻辑符号
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
表3―5 74148优先编码器真值表
第3章 常用组合逻辑电路及MSI组合电路模块的应
用
Z3
Z2
Z1
Z0
&
&
&
YEX Y 2 Y1 Y0
利用公式 A+AB=A+B 对表达式进行化简,可以得到:
Y2 I4 I5 I6 I7 I4 I5 I6 I7 Y1=I5 I4I2 +I5 I4I3+I6 +I7 =I5 I4I2 I5 I4I3I6 I7 Y0 I6 I4 I2I1 I6 I4I3 I6I5 I7 I6 I4 I2I1I6 I4I3I6I5I7
利用约束条件IiIj=0(i≠j,i,j=0,1,…,7)和公式
A+AB=A+B对上述表达式进行化简,可以得到:
Y2=I4+I5+I6+I7
Y1=I2+I3+I6+I7
Y0=I1+I3+I5+I7 图3―2是用与非门实现的逻辑图。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
Y2
Y1
Y0
&
&
图3―8是用与非门实现的逻辑图。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
Y3
Y2
Y1
Y0
&
&
&
&
&
&
&
&
&
&
&
&
&
&
&
&
1
1
I9
I8
1
1
1
1
I7
I6
I5
I4
I3
I2
I1
I0
图3―8 8421BCD优先编码器的逻辑图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
5. MSI74148优先编码器及应用
在优先编码器中,允许两个或两个以上的信号同时 出现,所有输入信号按优先顺序排队,当有多于一个信号 同时出现时,只对其中优先级最高的一个信号进行编码。 用n位0、1代码对2n个信号进行编码的电路称为二进制 编码器。用二进制代码对0~9十个十进制符号进行编码 的电路称为二—十进制编码器。
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
ST
74 14 8(2 )
YS
I7 I6 I5 I4 I3 I2 I1 I0
YEX Y2 Y1 Y0
ST
74 14 8(1 )
YS
I7 I6 I5 I4 I3 I2 I1 I0
A15A14A13A12 A11A10 A9 A8
A7 A6 A5 A4 A3 A2 A1 A0
IiIj=0(i≠j,i,j=0,1,…,9) 由表3―3真值表可以写出如下逻辑表达式:
第3章 常用组合逻辑电路及MSI组合电路模块的应 用
I0
I1 I2
84 21 BCD
Y0
I3 I4 I5 I6 I7 I8
普 通
Y1
编
Y2
码
器
Y3
I9
图3―5 8421BCD普通编码器的框图
第3章 常用组合逻辑电路及MSI组合电路模块的应 用