第12讲 常用组合逻辑单元

注意符号的画法,符号中标”0”的输入端表示 当S=0时选通.
用与非门和反相器实现的MUX2
D1 D0 S Y
用三态门实现的MUX2
D0 S S S S D0 S D1 D1 S Y
用传输门实现的MUX2
晶体管数最少,但 存在电平恢复问题. 由于输出端没有上 拉或下拉通道,输 入端高电平下降, 在输出端只能更坏, 没有恢复能力.
对N网络取反并使用摩根定理
Z A.(C B D) A C B D
A C B D A C ( B D)
NMOS和PMOS开关
单独使用NMOS管作为开 关，输出端高电平只能达 到VDD-VTHN，单独使用 PMOS管时，输出端低电 平只能降到VTHP，这种现 象称为阈值电压损失。
结果
CMOS传输门
将NMOS和PMOS开 关同时使用，分别用 来传递低电平和高电 平。 注意体连接 传输门中PMOS管的体 接VDD，NMOS管的 体接GND。 体不要接源或漏。
/c
in
out
c
三态门
高阻态: 相当于”浮空”, 即与VDD和GND 或其它逻辑门的 输出的通路全部” 断开”.
第13讲 常用组合逻辑单元
互补CMOS的对偶关系
P网络
Y A B C
N网络
基本逻辑门的规律：N网络与P网络不能同时导通。NP管个数相同，
N网络串联，则P网络并联，N网络并联，则P网络串联。
对偶关系的推广
Vdd
D A E A B
D B C
E
C
(a)P网络
(b)N网络
对偶关系可以推广到任意串并联结构
VDD nb VDD 1G 0 na VDD 1G nc VDD 100k VDD VTHP 0 VDD-VTHN 0
阈值电压损失的实验
*----------------阈值电压损失-------------------.option post=2 $输出数据文件 *-----------------------------------------------.option search="d:/hspice2011/libs" $指定库路径 *-----------------------------------------------.lib "st02.lib" tt $指定模型库和入口 *-----------------------------------------------m1 na vdd nb gnd mn w=10u l=0.5u r1 nb gnd 1g m2 na gnd nc vdd mp w=10u l=0.55u r2 nc vdd 1g v1 vdd gnd 5 v2 na gnd dc 0 pulse 0 5 10n 1n 1n 1u 2u .tran 1n 6u .end
AOI逻辑门
AOI逻辑门：泛指除“与非”和“或非”以外的符合对偶 关系的CMOS逻辑门。
功能分析方法
首先分析N网络 的逻辑关系，并 联为“或”，串 联为“与”，然 后取反即得整个 电路的逻辑关系。
摩根定理
A B A B
A B A B
练习
N网络：
A (C B D)
Enable=0时,上下都 不通,即高阻态.
三态反相器
此电路当 enable=0时, 输出端呈高阻 态,Enable=1 时,相当于反相 器.
有高阻态的门,允许输 出并联. CMOS电路的输入不允许浮空,如果三态门的负载是CMOS门, 并联三态门必须有一个输出正常电平,或外接上(下)拉电阻.
三态门并联
P4 C P1
A
C N2 A B
N1 N3
N7
由全加器构成的串行进位加法器
S3 S Co FA C A B A3 B3
S2 S Co FA C A B A2 B2
S1 S Co FA C A B A1 B1
S0 S Co FA C A B
Co
A0
B0
CMOS电路的输入 不允许浮空, 如果三态门的负载 是CMOS门,并联三 态门必须有一个且 只能有一个输出正 常电平.
EN0
ENB
EN1
Baidu NhomakorabeaENB
. . .
ENN-1
ENB
总线
CMOS
三态反相器2
EN A EN A Y A EN Y
/EN Y
多路选择器（MUX）
S MUX2 D0 D1 S 0 0 1 1 1 X X 0 1 0 1 Y 0 D0 0 1 D1 X X Y 0 1
D0 S S D1 S S S Y S
异或门
用AOI逻辑实现的异或门
用传输门设计的异或门
A
Y B
用6个MOS管实现的异或门
A
Y
B
全加器
按常规方法设计的全加器
A B C
6 6 8 8
6
4 2
CO
6 4 2
S
28T全加器
进位信号产生 P2 A B P3 P5 B P6 N6 X1 N4 N5 A P7 X2 N11 N12 B A N8 B N9 C N10 N13 A B C N14 CO A VDD P8 B P9 C 本位和生成 P10 P11 P12 P13 A B C VDD P14 S